[發明專利]用后期鰭片蝕刻形成于圖案化STI區上的鰭式管

有效

• 申請號: 201210042200.4
• 申請日: 2012-02-22
• 公開（公告）號: CN102683192A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: P·巴爾斯;R·卡特;F·路德維希;A·衛
• 申請（專利權）人: 格羅方德半導體公司;格羅方德半導體德累斯頓第一模數有限責任及兩合公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L29/423;H01L29/78
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本揭示內容大體有關于高度精密的集成電路，包括有雙柵極或三柵極架構(FinFET)的晶體管組件。

背景技術

先進集成電路(例如，CPU、儲存裝置、ASIC(特殊應用集成電路)及其類似者)的制造要求根據指定的電路布局在給定的芯片區上形成大量的電路組件，其中場效應晶體管為一種重要的電路組件，其實質決定集成電路的效能。一般而言，目前實施有多種制程技術，其中對于含有場效應晶體管的多種復雜電路，MOS技術是目前最有前途的方法之一，因為由操作速度及/或耗電量及/或成本效率看來，它具有優越的特性。在使用MOS技術制造復雜的集成電路期間，會在包含結晶半導體層的基板上形成數百萬個晶體管，例如，n型溝道晶體管與p型溝道晶體管。不論是否考慮n型溝道晶體管，場效晶體管都包含所謂的pn結(pn?junction)，其由被稱作漏極及源極區的重度摻雜區與輕度摻雜或無摻雜區(例如，經配置成與重度摻雜區毗鄰的溝道區)的接口形成。在場效應晶體管中，形成于該溝道區附近以及通過細薄絕緣層而與該溝道區隔開的柵極可用來控制溝道區的導電率，亦即，傳導溝道的驅動電流能力。在因施加適當的控制電壓至柵極而形成傳導溝道后，除其它以外，該溝道區的導電率會取決于摻雜物濃度、電荷載子的遷移率(mobility)、以及對平面型晶體管架構而言，取決于漏極區與源極區之間的距離，此一距離也被稱作溝道長度。

由于有實質無限的可用性、已熟悉硅及相關材料和制程的特性、以及50年來累積的經驗，目前極大多數的集成電路皆以硅為基礎。因此，硅可能仍為可供選擇用來設計成可量產未來電路世代的材料。硅在制造半導體裝置有主導重要性的理由之一是硅/二氧化硅接口的優越特性，它使得不同的區域彼此之間有可靠的電氣絕緣。硅/二氧化硅接口在高溫很穩定，從而允許后續高溫制程的效能，例如像退火循環(anneal?cycle)所要求的，可激活摻雜物及修復晶體損傷而不犧牲接口的電氣特性。

基于以上所提出的理由，二氧化硅在場效應晶體管中最好用來作為隔開柵極(常由多晶硅或其它含金屬材料構成)與硅溝道區的柵極絕緣層。在場效應晶體管的裝置效能穩定地改善下，已持續減少溝道區的長度以改善切換速度及驅動電流能力。由于晶體管效能受控于施加至柵極的電壓，該電壓使溝道區的表面反轉成有夠高的電荷密度用以對于給定的供給電壓可提供想要的驅動電流，所以必須維持有一定程度的電容耦合(capacitive?coupling)，此電容耦合由柵極、溝道區及配置于其間之二氧化硅所形成的電容器提供。結果，減少用于平面型晶體管組態的溝道長度要求增加電容耦合以避免在晶體管操作期間有所謂的短溝道行為。該短溝道行為可能導致漏電流增加以及導致依賴溝道長度的臨界電壓。有相對低供給電壓從而減少臨界電壓的積極縮小晶體管裝置可能面臨漏電流的指數增加的問題，同時也需要增強柵極與溝道區的電容耦合。因此，必須對應地減少二氧化硅層的厚度以在柵極與溝道區之間提供必要的電容。由電荷載子直接穿隧通過超薄二氧化硅柵極絕緣層造成的相對高的漏電流可能達相當氧化物厚度在1至2納米之間的數值，這與效能驅動電路(performance?driven?circuit)的要求不一致。

因此之故，已開發出可實作有可能與附加電極材料結合之新柵極介電材料于其中的優異柵電極結構，以便在柵極與溝道區之間提供優異的電容耦合，同時維持低水平的所得漏電流。為此目的，使用所謂的高k介電材料，可視為電介質常數在10.0以上的介電材料。例如，可使用多種金屬氧化物或硅酸鹽，有可能與習知極薄介電材料結合，以便得到精密高k金屬柵電極結構。例如，在一些公認有效的方法中，可基于公認有效之概念來形成平面型晶體管的柵電極結構，亦即，使用習知柵極電介質與多晶硅材料，其中精密材料系統則在極后期制造階段加入，亦即，在形成任何金屬化系統之前以及在用高k介電材料及適當柵極材料取代多晶硅材料來完成基本晶體管組態之后。結果，在任何取代柵極法(replacement?gate?approach)中，公認有效之制程技術及材料可用來形成基本晶體管組態，同時在后期制造階段，亦即，在執行任何高溫制程后，可加入精密的柵極材料。