[發明專利]一種數字式閉環控制電容調高系統的方法

有效

• 申請號: 201210037509.4
• 申請日: 2012-02-17
• 公開（公告）號: CN102528288A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 謝淼;萬章
• 申請（專利權）人: 上海柏楚電子科技有限公司
• 主分類號: B23K26/36
• 分類號: B23K26/36;G05B19/414
• 代理公司: 上海三方專利事務所 31127
• 代理人: 吳干權

1.一種數字式閉環控制電容調高系統的方法，包括調高器主控制板、伺服機構模塊、電容采集放大器；所述的調高器主控制板包括主控制板核心處理器、伺服電機接口電路；所述的主控制板核心處理器嵌設有調高處理軟件；所述的伺服機構模塊包括編碼器、伺服電機、伺服驅動器、機械零點信號感應器、傳動機構，其中伺服電機接口電路的一信號端雙向連接伺服驅動器的信號端，伺服電機接口電路的信號輸入端連接機械零點信號感應器的信號輸出端，其特征在于：

A.所述的電容采集放大器采用數字式電容采集放大器，所述的數字式電容采集放大器是采用LC諧振電路的輸出端連接信號放大電路輸入端所組成；所述的調高器主控制板采用信號接收電路的輸出端依次連接FPGA芯片的信號輸入端、主控制板核心處理器的一輸入端、伺服電機接口電路的另一信號端，主控制板核心處理器的另兩個信號端分別雙向連接人機接口的一端、以太網接口的一端，人機接口的另一端連接鍵盤和液晶顯示器所構成；數字式電容采集放大器中的信號放大電路的輸出端連接調高器主控制板的信號接收電路的輸入端；所述的信號接收電路采用EMIFIL電容濾波電路的輸出端依次連接阻抗匹配電路的輸入端、運算放大電路的輸入端、磁電轉換電路的輸入端所組成；磁電轉換電路的輸出端連接FPGA芯片的信號輸入端；

B.所述的調高處理軟件進行如下處理步驟：(1)開始；(2)從人機接口或以太網接口接收命令；(3)判斷接收到命令否，沒有接收到命令，則返回開始；接收到命令則判斷是否有停止命令；(4)停止命令為是，則停止一切動作并返回開始步驟；停止命令為否，則判斷是否有高度跟隨命令；(5)高度跟隨命令為是，則停止一切動作，并設置跟隨高度，然后執行高度跟隨流程并返回“開始”步驟；高度跟隨命令為否，則判斷是否有單邊保護命令；(6)單邊保護命令為是，則停止一切動作，并設置保護高度，然后執行單邊保護流程，并返回“開始”步驟；單邊保護命令為否，則判斷是否有空移定位命令；(7)空移定位命令為是，則停止一切動作，并設置空移目標位置，然后執行空移定位流程，并返回“開始”步驟；空移定位命令為否，則判斷是否有機械回零命令；(8)機械回零命令為是，則停止一切動作，然后執行機械回零流程，并返回“開始”步驟；機械回零命令為否，進入錯誤命令處理，并返回“開始”步驟；

C.數字式電容采集放大器采集電容信號后經LC諧振電路對電容進行反復地充放電，產生頻率在1～10MHZ的高頻數字信號，接著信號放大電路對高頻數字信號進行差分放大成5V的差分數字信號后輸出，然后調高器主控制板內的信號接收電路先采用EMIFIL電容濾波電路來過濾高次諧波干擾，再通過阻抗匹配電路來終結信號的傳輸完成接收，接著運算放大電路再次將信號調理成幅值5V的數字頻率信號；最后經磁電轉換電路將信號調理成同等頻率的方波信號后，輸出給FPGA芯片的信號輸入端，FPGA芯片對該同等頻率的方波信號的上升沿進行過采樣，通過方波信號中相鄰兩個上升沿的間隔時間來計算出該方波信號的頻率值，并對超過100個連續的頻率值做均值濾波處理后，將均值濾波后的電容信號頻率值結果存儲在FPGA芯片的內部寄存器中供主控制板核心處理器讀取后，由調高器處理軟件對讀取后的電容信號頻率值進行處理后實現對伺服機構模塊的運動控制。

2.如權利要求1所述的一種數字式閉環控制電容調高系統的方法，其特征在于：所述的高度跟隨控制流程執行如下處理步驟：(1)設定目標跟隨高度；(2)從FPGA芯片的內部寄存器讀取電容信號頻率值；(3)計算當前切割高度信息；(4)根據當前切割高度信息計算跟隨誤差和上一周期跟隨速度；(5)自適應調整跟隨控制算法的位置環比例增益；(6)平滑開啟跟隨控制算法的位置環積分增益；(7)計算位置環控制量，輸出到速度環；(8)根據位置環控制量和上周期跟隨速度計算跟隨速度誤差；(9)平滑開啟跟隨控制算法速度環積分增益；(10)計算速度環控制量；(11)輸出速度環控制量到伺服驅動器驅動伺服電機執行高度跟隨動作；(12)返回“從FPGA芯片的內部寄存器讀取電容信號頻率值”步驟。