[發明專利]一種相變存儲器的高速數據寫入結構及寫入方法

無效

• 申請號: 201210036654.0
• 申請日: 2012-02-17
• 公開（公告）號: CN102592665A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 洪紅維;黃崇禮
• 申請（專利權）人: 北京時代全芯科技有限公司
• 主分類號: G11C11/56
• 分類號: G11C11/56;G11C16/06
• 代理公司: 北京邦信陽專利商標代理有限公司 11012
• 代理人: 王昭林;項京

1.一種相變存儲器的高速數據寫入結構，其特征在于：包括比較電路、包含N個數據位和一個標志位的數據存儲單元、N+1個寫入電路以及控制電路；

所述比較電路對從陣列讀取的數據和需要被寫入的數據進行比較，將比較結果發送給控制電路；

所述N+1個寫入電路中第一寫入電路用于對所述數據存儲單元的標志位執行設置/重置(SET/RESET)操作，N個寫入電路分別用于對所述數據存儲單元的N個數據位執行SET/RESET操作；

所述控制電路接收從陣列讀取的數據和需要被寫入的數據，以及比較電路發送的比較結果；根據比較結果，在所述數據存儲單元中所有數據位執行相同的SET操作或RESET操作時，僅控制所述第一寫入電路對所述標志位執行SET操作或RESET操作；在要執行RESET操作的數據位數量大于預定值時，將要執行RESET操作的數據位改為要執行SET操作，并控制所述第一寫入電路改變所述標志位，同時控制要執行SET操作的數據位對應的寫入電路，執行SET操作；在要執行RESET操作的數據位數量不大于預定值時，同時控制要執行SET操作和/或RESET操作的數據位對應的寫入電路，執行SET操作和/或RESET操作。

2.如權利要求1所述的高速數據寫入結構，其特征在于：所述控制電路通過向所述寫入電路傳送控制信號和SET電流或RESET電流，控制所述寫入電路執行所述SET操作或RESET操作。

3.如權利要求1所述的高速數據寫入結構，其特征在于：所述控制電路包括存儲了預定的RESET操作分組方式的存儲模塊；在執行RESET操作時，先對要執行RESET操作的數據位按存儲模塊中的分組方式進行分組；再按照分組的順序，一組一組地分時控制對應的寫入電路執行RESET操作。

4.一種相變存儲器的高速數據寫入方法，其特征在于：采用權利要求1所述的高速數據寫入結構，其包括如下步驟：

A、所述比較電路對從陣列讀取的數據和需要被寫入的數據進行比較，將比較結果發送給控制電路；

B、控制電路根據比較結果，在所述數據存儲單元中所有數據位執行相同的SET操作或RESET操作時，執行步驟C；在要執行RESET操作的數據位數量大于預定值時，執行步驟D；在要執行RESET操作的數據位數量不大于預定值時，執行步驟F；

C、僅控制所述第一寫入電路對所述標志位執行SET操作或RESET操作，結束；

D、將要執行RESET操作的數據位改為要執行SET操作；

E、控制所述第一寫入電路改變所述標志位，同時控制要執行SET操作的數據位對應的寫入電路，執行SET操作；

F、同時控制要執行SET操作和/或RESET操作的數據位對應的寫入電路，執行SET操作和/或RESET操作。

5.如權利要求4所述的高速數據寫入方法，其特征在于，該方法進一步包括：步驟B中，如果在要執行RESET操作的數據位數量大于預定值時，還有要執行SET操作的數據位，則將要執行的SET操作刪除。

6.如權利要求4所述的高速數據寫入方法，其特征在于，所述數據存儲單元的標志位用于標識：

相變材料的非晶態表示邏輯“1”、晶態表示邏輯“0”；或者

相變材料的非晶態表示邏輯“0”、晶態表示邏輯“1”。

7.如權利要求4所述的高速數據寫入方法，其特征在于，所述的預定值為數據存儲單元中包含數據位的總數的一半；

所述數據存儲單元中包含數據位的總數為該相變存儲器能夠一次寫入的數據位的數量。

8.如權利要求4所述的高速數據寫入方法，其特征在于，所述RESET操作包括如下步驟：

e1、對要執行RESET操作的數據位進行分組；

e2、按照分組的順序，一組一組地分時控制對應的寫入電路執行RESET操作。

9.如權利要求8所述的高速數據寫入方法，其特征在于，該方法還包括：預先設置最大允許電流值；

所述步驟e1分組為：每組要執行RESET操作的數據位數量相同或不同；該分組使得每組執行RESET操作的平均或最大RESET電流小于所述最大允許電流值。