[發(fā)明專利]一種包括串行輸入輸出接口的相變存儲器

有效

• 申請?zhí)枺?/td>: 201210036651.7
• 申請日: 2012-02-17
• 公開（公告）號: CN102637453A
• 公開（公告）日: 2012-08-15
• 發(fā)明（設(shè)計(jì)）人: 洪紅維;黃崇禮
• 申請（專利權(quán)）人: 北京時(shí)代全芯科技有限公司
• 主分類號: G11C11/56
• 分類號: G11C11/56
• 代理公司: 北京邦信陽專利商標(biāo)代理有限公司 11012
• 代理人: 王昭林;項(xiàng)京

技術(shù)領(lǐng)域

本發(fā)明屬于相變存儲器技術(shù)領(lǐng)域，具體涉及一種通過SoC(System?On?Chip，片上系統(tǒng))技術(shù)實(shí)現(xiàn)串行輸出的相變存儲器。

背景技術(shù)

不揮發(fā)存儲器在各種電子設(shè)備中廣泛應(yīng)用。不揮發(fā)存儲器與外圍其它設(shè)備或裝置連接時(shí)通過其設(shè)置的并行輸入輸出接口或者串行輸入輸出接口來實(shí)現(xiàn)。以往，并行輸入輸出接口則更為流行，因?yàn)槠淇焖佟㈦S機(jī)存取性能使得它適用于直接代碼執(zhí)行。近年來，隨著芯片的集成度越來越高，串行輸入輸出接口由于其低功耗等特點(diǎn)則越來越普遍地應(yīng)用于存儲個(gè)人愛好和配置數(shù)據(jù)。

如圖1所示，現(xiàn)有技術(shù)中的帶并行輸入輸出接口的相變存儲器11，為適應(yīng)串行輸入輸出接口輸出的要求，通常通過另外一個(gè)獨(dú)立的將并行傳輸模式轉(zhuǎn)換為串行傳輸模式的數(shù)字控制芯片來實(shí)現(xiàn)相變存儲器的串行輸出通信。如圖1所示，基于PCB的帶串行輸入輸出接口的相變存儲器10包括帶并行輸入輸出接口的相變存儲器11、并行/串行數(shù)字控制芯片12、串行輸入輸出接口13、以及PCB板14。帶并行輸入輸出接口的相變存儲器11、并行/串行數(shù)字控制芯片12和串行輸入輸出接口13均統(tǒng)一設(shè)置在PCB板14上。現(xiàn)有的不揮發(fā)存儲器統(tǒng)一出廠的大都是并行輸入輸出接口的；并行/串行數(shù)字控制芯片12通過與帶并行輸入輸出接口的相變存儲器11的幾個(gè)輸出接口數(shù)據(jù)通信連接，實(shí)現(xiàn)并行輸入輸出接口轉(zhuǎn)串行輸入輸出接口的功能；串行輸入輸出接口13為6個(gè)引腳的串行輸入輸出接口，通過串行輸入輸出接口13實(shí)現(xiàn)帶并行輸入輸出接口的相變存儲器11與外圍設(shè)備之間的各種協(xié)議的串行數(shù)據(jù)通信傳輸。

但是，圖1所示的相變存儲器的缺點(diǎn)包括如下：(1)相變存儲器的串行輸出必須依賴于一個(gè)獨(dú)立的并行/串行數(shù)字控制芯片；(2)并行/串行數(shù)字控制芯片與帶并行輸入輸出接口的相變存儲器之間、并行/串行數(shù)字控制芯片與PCB板之間的復(fù)雜電路連接易對帶并行輸入輸出接口的相變存儲器操作增加噪音信號；(3)結(jié)構(gòu)相對復(fù)雜，制造成本主要包括并行/串行數(shù)字控制芯片、帶并行輸入輸出接口的相變存儲器、PCB板三部分，成本相對過高。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種能提供串行輸出的低成本的相變存儲器。

本發(fā)明提供了一種包括串行輸入輸出接口的相變存儲器，該相變存儲器包括：一個(gè)提供并行輸出的相變存儲模塊；和一個(gè)用于將相變存儲模塊的并行輸出轉(zhuǎn)換為串行輸出的數(shù)字控制模塊；所述相變存儲模塊和數(shù)字控制模塊通過片上系統(tǒng)技術(shù)集成于同一相變存儲芯片上，在該芯片內(nèi)部實(shí)現(xiàn)彼此間的所述數(shù)據(jù)通信連接；所述串行輸入輸出接口設(shè)置在芯片內(nèi)部，且與數(shù)字控制模塊相連；相變存儲器通過所述串行輸入輸出接口傳輸至外圍設(shè)備。

較佳地，所述相變存儲模塊包括一個(gè)或多個(gè)相變存儲陣列和譯碼器。

較佳地，所述串行輸入輸出接口被配置為能夠根據(jù)有關(guān)協(xié)議與外圍設(shè)備實(shí)現(xiàn)串行數(shù)據(jù)通信。

較佳地，所述串行輸入輸出接口被配置為與I²C、SPI或SD接口界面兼容。

較佳地，所述串行輸入輸出接口包括3個(gè)引腳或6個(gè)引腳。

本發(fā)明還提供了一種包括串行輸入輸出接口和并行輸入輸出接口的相變存儲器，該相變存儲器包括：一個(gè)與并行輸入輸出接口相連、提供并行輸出的相變存儲模塊；一個(gè)用于將相變存儲模塊的并行輸出轉(zhuǎn)換為串行輸出的數(shù)字控制模塊；和一個(gè)與該相變存儲模塊和數(shù)字控制模塊分別相連的開關(guān)模塊；所述相變存儲模塊、所述數(shù)字控制模塊和所述開關(guān)模塊通過片上系統(tǒng)技術(shù)集成于同一相變存儲芯片上，在該芯片內(nèi)部實(shí)現(xiàn)彼此間的所述通信；所述串行輸入輸出接口和并行輸入輸出接口均設(shè)置在芯片內(nèi)部，且串行輸入輸出接口與數(shù)字控制模塊相連；當(dāng)所述開關(guān)模塊處于“開”狀態(tài)時(shí)，該相變存儲器為串行輸入輸出模式，通過所述串行輸入輸出接口傳輸至外圍設(shè)備；當(dāng)所述開關(guān)模塊處于“關(guān)”狀態(tài)時(shí)，該相變存儲器為并行輸入輸出模式，通過所述并行輸入輸出接口傳輸至外圍設(shè)備。

較佳地，所述串行輸入輸出接口接收到外部存儲器控制器發(fā)送的激活/去激活信號后，發(fā)送給數(shù)字控制模塊，數(shù)字控制模塊根據(jù)該激活/去激活信號控制開關(guān)模塊處于“開”狀態(tài)或“關(guān)”狀態(tài)。

較佳地，所述串行輸入輸出接口被配置為能夠根據(jù)有關(guān)協(xié)議與外圍設(shè)備實(shí)現(xiàn)串行數(shù)據(jù)通信。

較佳地，所述串行輸入輸出接口被配置為與I²C、SPI或SD接口界面兼容。