[發明專利]適用于H.264和HEVC視頻標準的CABAC硬件解碼器架構

無效

• 申請號: 201210034887.7
• 申請日: 2012-02-16
• 公開（公告）號: CN102547294A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 范益波;沈沙;沈蔚煒;曾曉洋
• 申請（專利權）人: 復旦大學
• 主分類號: H04N7/26
• 分類號: H04N7/26;H04N7/50
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

1.適用于H.264和HEVC視頻標準的CABAC硬件解碼器架構，主要包含如下幾個模塊：（1）相鄰塊信息存取模塊；（2）上下文模型儲存模塊，（3）算術解碼器，（4）二值化匹配器；其特征在于：?

（1）片上存儲單元的復用：需要在解碼的時候實時更新的相鄰塊信息和上下文模型信息存儲在片上，在硬件設計中采用片上SRAM作為存儲單元；HEVC和H.264的CABAC硬件解碼器完全復用此SRAM；

（2）組合邏輯運算單元的復用：HEVC和H.264使用的算術解碼器完全復用，而二值化匹配器對于絕大部分碼字都是相同的，只有很少幾個碼字需要獨立的二值化匹配器，因此組合邏輯運算單元在很高程度上復用；對于HEVC和H.264兩個標準中的不同之處，也給出相應的無法復用、需要獨立設計的硬件模塊。

2.根據權利要求1所述的適用于H.264和HEVC視頻標準的CABAC硬件解碼器架構，其特征在于：所述對于片上存儲單元的復用，采用以下兩種方式：

（1）HEVC和H.264解碼過程中需要用到的相鄰塊信息存儲在共用的存儲單元；在計算和更新上下文變量時需要用到相鄰塊信息，存儲在片外存儲器上，在使用時需要先讀取并保持在片上SRAM；符合HEVC和H.264標準的CABAC硬件解碼器復用這部分的SRAM存儲單元；

（2）HEVC和H.264標準中規定的上下文變量保存在另一個共用的存儲單元中；H.264標準和HEVC標準中使用的每一個上下文變量都是7比特位寬，H.264標準中使用了1024個上下文變量，而HEVC的上下文變量個數少于1024，因此使用一個位寬為7bit、深度為1024的片上SRAM；符合HEVC和H.264標準的CABAC硬件解碼器也復用此SRAM。

3.根據權利要求1所述的適用于H.264和HEVC視頻標準的CABAC硬件解碼器架構，其特征在于：所述組合邏輯運算單元的復用，采用以下兩種方式：

（1）算術編碼解碼器的復用：?HEVC和H.264標準可以共用同一個算術編碼解碼器；

（2）二值化匹配器中的通用模塊：二值化匹配器內部分為三個部分：H.264和HEVC可共用的硬件模塊、H.264專用模塊、HEVC專用模塊；其中的通用模塊可以同時適用于H.264和HEVC這兩種標準；H.264和HEVC可共用的硬件模塊包含如下幾個子模塊：一元二值化字符串匹配模塊、舍位一元二值化字符串匹配模塊、串聯一元/k階二值化字符串匹配模塊和固定長度二值化字符串匹配模塊；

對于這兩種算法中存在的不同之處，針對每一個不同之處分別設計相應的硬件模塊；HEVC和H.264中無法共用的硬件模塊有如下4個：

（1）H.264標準中規定的兩個語法元素mb_type和sub_mb_type，通過查詢特定的表格來進行二值化字符串匹配；

（2）HEVC標準新增加一種Truncated?Rice二值化類型，對此新增一種二值化硬件匹配模塊；

（3）HEVC中規定的三個語法元素coeff_abs_level_minus3、pred_type、rem_intra_luma_pred_mode，用特定的硬件單元來進行二值化字符串匹配；

（4）H.264和HEVC標準規定的碼流語法元素結構完全不同，用各自的標準設計相應的控制狀態機。