[發明專利]3D結構非易失性存儲器件及其制造方法

有效

• 申請號: 201210034844.9
• 申請日: 2012-02-16
• 公開（公告）號: CN102646682A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 申學燮;吳尚炫
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;郭放

相關申請的交叉引用

本申請要求2011年2月16日提交的申請號為10-2011-0013782的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施例涉及一種非易失性存儲器件及其制造方法，更具體而言，涉及一種三維(3D)結構的非易失性存儲器件及其制造方法。

背景技術

非易失性存儲器件是即使斷電也能保留數據的存儲器件。近來隨著在硅襯底上制造成單層的2D結構存儲器件的集成度增加將要達到物理極限，正在研發從半導體襯底垂直層疊有存儲器單元的3D結構非易失性存儲器件。

下面將參照圖1描述3D結構非易失性存儲器件的結構和特征。

圖1是已知的3D結構非易失性存儲器件的截面圖。

如圖1所示，已知的垂直溝道型的非易失性存儲器件包括沿著自包括源極區S的襯底10突出的溝道CH層疊的下選擇晶體管LST、多個存儲器單元MC、和上選擇晶體管UST。這里，所述多個存儲器單元MC串聯耦接在下選擇晶體管LST與上選擇晶體管UST之間以形成一個存儲串STRING，且每個存儲串與位線BL耦接。相比于已知的平板型(2D)存儲器件，在此結構中，存儲器件的集成度會因為自襯底10垂直布置的存儲串而增加。

下選擇晶體管LST包括溝道CH、圍繞溝道CH的柵絕緣層13、以及下選擇線12。上選擇晶體管UST包括溝道CH、圍繞溝道CH的柵絕緣層13和19、以及上選擇線18。附圖標記“11”和“17”表示層間電介質層。

所述多個存儲器單元MC包括溝道CH、圍繞溝道CH的隧道絕緣層、電荷陷阱層、電荷阻擋層16、以及字線15。附圖標記“14”表示層間電介質層。

在此結構中，在形成字線15之后，順序地形成電荷阻擋層、電荷陷阱層、以及隧道絕緣層16，并且形成溝道CH。這里，制造工藝不同于制造平板型非易失性存儲器件的工藝。因此，已經形成的隧道絕緣層的膜質量可能在形成溝道CH的過程中變差，因而存儲器件的特性可能變差。

發明內容

本發明的示例性實施例涉及一種根據與已知的平板型非易失性存儲器件相同的工藝序列而制造的3D結構非易失性存儲器件及其制造方法。

根據本發明的一個方面，一種非易失性存儲器件，包括：溝道結構，所述溝道結構每個都沿著第一方向延伸，其中所述溝道結構每個都包括交替層疊的溝道層和層間電介質層；源極結構，所述源極結構沿著與第一方向交叉的第二方向延伸并且與溝道結構的端部連接，其中，所述源極結構包括交替層疊的源極線和層間電介質層；以及字線，所述字線沿著第二方向延伸并且被形成為圍繞所述溝道結構。

根據本發明的另一個方面，一種非易失性存儲器件，包括：溝道結構，所述溝道結構每個都形成為包括交替層疊的溝道層和層間電介質層；源極線，所述源極線與所述溝道結構中所包括的各個溝道層耦接；以及位線，所述位線與所述溝道結構中的每個中所包括的所述溝道層耦接。

根據本發明的另一個方面，一種非易失性存儲器件，包括：溝道結構，所述溝道結構沿著第一方向延伸，其中，所述溝道結構每個都包括交替層疊的溝道層和層間電介質層；源極結構，所述源極結構沿著與所述第一方向交叉的第二方向延伸，所述源極結構與所述溝道結構的端部連接，并且包括交替層疊的源極線和層間電介質層；字線，所述字線沿著所述第二方向延伸并且被形成為圍繞所述溝道結構；漏極選擇線，所述漏極選擇線形成在所述字線的一側上，所述漏極選擇線被形成為圍繞所述溝道結構并且沿著所述第二方向延伸；源極選擇線，所述源極選擇線形成在所述字線的另一側上，所述源極選擇線分別形成在所述溝道結構中；以及位線，所述位線沿著所述第一方向延伸并且與所述溝道結構的所述溝道層和源極選擇線耦接。

根據本發明的另一個方面，一種制造非易失性存儲器件的方法，包括以下步驟：交替地形成半導體層和層間電介質層；通過刻蝕所述半導體層和所述層間電介質層來形成沿著第一方向延伸的溝道結構、以及與所述溝道結構的端部連接且沿著與所述第一方向交叉的第二方向延伸的源極結構；在包括所述溝道結構和所述源極結構的整個結構之上形成隧道絕緣層、電荷陷阱層、和電荷阻擋層；在包括所述隧道絕緣層、所述電荷陷阱層和所述電荷阻擋層的整個結構上形成第一導電層；以及通過刻蝕所述第一導電層、所述隧道絕緣層、所述電荷陷阱層和所述電荷阻擋層來形成圍繞所述溝道結構且沿著所述第二方向延伸的字線。

附圖說明

圖1是已知的3D結構非易失性存儲器件的截面圖；

圖2A是根據本發明的第一實施例的3D結構非易失性存儲器件的布局圖；