[發明專利]一種保護FPGA芯片內部配置存儲器的方法和裝置

有效

• 申請號: 201210034216.0
• 申請日: 2012-02-15
• 公開（公告）號: CN103257937A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 李大偉;朱建彰;王強;王潘豐;鄒麗娜
• 申請（專利權）人: 京微雅格（北京）科技有限公司
• 主分類號: G06F12/14
• 分類號: G06F12/14
• 代理公司: 北京億騰知識產權代理事務所 11309
• 代理人: 陳霽

技術領域

本發明涉及存儲器領域，具體而言，涉及一種保護可編程芯片內部存儲器的方法和裝置。

背景技術

可編程芯片具有很強的靈活性。隨著技術的發展，其保密性能也顯得越來越重要，尤其是FPGA(Field?Programmable?Gate?Array，現場可編程門陣列)芯片對保密性要求越來越高。FPGA一般采用SRAM(Static?RAM，靜態隨機存取存儲器)工藝，內部配置寄存器、存儲器都不是非易失的，需要在外部接一塊非易失存儲器，芯片上電時從上述非易失存儲器中讀取配置數據以使芯片工作。

上述非易失存儲器由于在芯片外部，其內容比較容易被非法復制，對此，FPGA芯片一般都采用AES(Advanced?Encryption?Standard，高級加密標準)等加密算法對上述FPGA芯片外部的非易失存儲器中存儲的數據進行加密。

但是，FPGA芯片上電后，其外部的上述非易失存儲器中的數據經過芯片內部的解密模塊解密會配置到芯片內部的各個配置寄存器/存儲器中，此時上述配置寄存器/存儲器里面的內容是明文，而明文是很容易被非法復制的。

通常通過JTAG(Joint?Test?Action?Group，聯合測試行為組織)接口以方便FPGA芯片測試以及調試。JTAG接口可以訪問到芯片內部的幾乎所有的配置寄存器/存儲器，因此必須對該接口的訪問權限進行控制以防止非法訪問，同時又要保證在正常需要時能夠通過該接口訪問所述配置寄存器/存儲器。

圖1是現有技術中JTAG接口訪問現場可編程門陣列芯片的場景圖。在圖1中，非易失存儲器中存儲的是配置FPGA芯片的比特流。比特流一般由幀來構成，每一幀數據可以用于配置FPGA芯片內部的某個寄存器或存儲器。FPGA芯片通過內部的一個訪問控制器的一個或多個比特來控制JTAG接口訪問FPGA芯片內部寄存器/存儲器的權限。FPGA芯片上電時，該訪問控制器初始值為全0，默認JTAG接口可以訪問芯片內部的寄存器/存儲器。隨后，芯片外部的非易失存儲器通過其包含的一個幀來配置所述訪問控制器。如果配置值為非0，則JTAG接口將無法訪問FPGA內部的寄存器/存儲器，而且，該訪問控制器一旦被配置為非0之后，無法再改寫成0，除非FPGA芯片斷電，或者芯片的全局復位信號被觸發。

但是當第三方通過特殊手段可以將上述非易失存儲器中的配置訪問控制器的幀刪除或者改為0值，FPGA芯片上電之后，第三方通過JTAG接口就能夠訪問芯片內部寄存器/存儲器中的數據了。

可見FPGA上電之初，JTAG接口訪問芯片內部寄存器/存儲器的權限默認是打開的，這不利于從一開始就對內部寄存器/存儲器的保護；另外，當上述權限被限制后，該權限難以再被打開，這不便于合法用戶通過JTAG接口訪問芯片；由于控制訪問權限的外部非易失存儲器的數據容易被刪除或者篡改，因此防止JTAG接口非法訪問FPGA芯片內部的寄存器/存儲器的力度不足。

發明內容

本發明提供了一種能解決以上問題的保護現場可編程門陣列FPGA芯片中配置存儲器中數據的方法、芯片以及裝置。

根據本發明的一個方面，提供了一種保護配置存儲器中數據的現場可編程門陣列FPGA芯片，所述芯片包括：

配置存儲器，用于存儲所述芯片的配置數據；

訪問碼存儲器，用于存儲訪問碼；

配置控制器，用于接收外部輸入的用戶密碼；

訪問控制器，用于從訪問碼存儲器中讀取訪問碼，并將所述用戶密碼與所述訪問碼進行比較，當比較結果為一致時，通知所述配置控制器允許用戶訪問所述配置存儲器。

根據本發明的另一方面，還提供了一種保護配置存儲器中數據的現場可編程門陣列FPGA芯片，所述芯片包括：

配置存儲器，用于存儲所述芯片的配置數據；

解密密碼存儲器，用于存儲解密密碼；

訪問碼存儲器，用于存儲訪問碼；

配置控制器，用于接收外部輸入的用戶密碼；

強制加密控制參數存儲器，用于存儲指示所述用戶密碼是否經過預先加密的參數；

訪問控制器，用于從所述訪問碼存儲器中讀取訪問碼，當所述參數指示所述用戶密碼是經過預先加密時，用所述解密密碼對所述用戶密碼進行解密，并將解密后的用戶密碼與所述訪問碼進行比較，當比較結果為一致時，通知所述配置控制器允許用戶訪問所述配置存儲器。