[發明專利]一種用于腦電檢測的數據匯集電路

無效

• 申請號: 201210033872.9
• 申請日: 2012-02-15
• 公開（公告）號: CN102551709A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 花懷海
• 申請（專利權）人: 南京偉思醫療科技有限責任公司;南京偉思瑞翼電子科技有限公司
• 主分類號: A61B5/0476
• 分類號: A61B5/0476
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 柏尚春

技術領域

本發明涉及一種用于腦電檢測的數據匯集電路，將多路高速的數據流按照一個定義好的數據格式（幀結構），匯集成一路更高速的數據流，以便于傳輸和方便與計算機進行連接。

背景技術

隨著現代醫學診斷技術的發展，近幾年人們開始對人類大腦思維活動所產生的生物電活動（即事件相關電位）進行檢測和研究，這就對采集腦電信號的頻帶要求越來越寬，而且腦電信號往往要求多通道同時采集，每個通道帶寬最高達到0—2000Hz，這就要求每個通道的采樣頻率至少要達到4KHz以上。

對于微弱的腦電信號，往往是伴隨著大得多的干擾信號同時存在，將腦電信號放大同時也不可避免將干擾信號放大。對于微伏級的腦電信號，要想在16位以下的采樣系統中分辨清楚就必須至少放大1000-10000倍，而這樣干擾信號又會使放大器飽和。這對矛盾在常規的放大器中難以解決。有效的解決方案就是減小放大倍數同時提高AD轉換的精度，經過計算采用24位的轉換精度，放大倍數只要5-10倍就能滿足要求。大的干擾信號可以在采樣進來AD轉換后通過數字濾波的辦法來去除。但是，提高采樣精度又帶來新的問題；現有的高精度AD采樣芯片大都是∑－⊿型的，它是通過用過采樣的辦法犧牲采樣率來實現高精度的，因此采樣率不高。

常規數字化腦電圖儀是將由電極線引入的多路腦電信號先分別進行模擬放大和濾波，然后經過模擬開關的分時切換，形成一路模擬信號進行AD轉換，再把轉換后的數據通過各種通訊介質傳送到計算機中進行處理。對于每個通道4K?Hz的采樣率，即使按照16個通道計算，一片AD轉換器的采樣率也要達到64KHz，這對于24位精度的∑－⊿型AD轉換器是無法做到的。關鍵在于∑－⊿型AD轉換器在進行高精度轉換時，要求輸入的模擬信號必須是同一路連續不斷的，不能經過開關的切換。

因此現有的常規數字化腦電圖儀并沒有同時解決好對多路腦電信號進行寬帶寬（0—2000Hz），高精度（24位），高采樣率采樣的問題。

發明人為了解決上述問題，發明了一種新型的腦電檢測裝置，如圖1所示，包括前置放大電路、抗混疊濾波電路、AD轉換器和分析用計算機，前置放大電路、抗混疊濾波電路和AD轉換器分別有若干個，其中每一個前置放大電路、一個抗混疊濾波電路和一個AD轉換器依次連接分別構成一條采樣和模數轉換電路，若干條采樣和模數轉換電路并聯連接，形成若干路數據流，先分路進行高頻率采樣和高精度AD轉換；再通過一個高速數據匯集電路將各分路轉換好的數據流按照一定的幀結構匯集成一條高速數據流，經過數據傳輸電路送到分析用計算機進行分析和處理。采用該技術的腦電檢測裝置可以滿足對多路腦電信號同時進行高速率（10?KHz每通道），高精度（24bit）采樣的要求。從而使該裝置具有穩定性好，抗干擾能力強，頻帶范圍寬等特點，可以應用到事件相關電位的分析領域。由于該腦電檢測技術是對多路腦電信號分別進行高速采樣和高精度AD轉換。因而會同時產生多路高速的數據流。這些大量的多路數據必須按照一定的數據格式形成一路更高速度的數據流才可以方便地輸入計算機進行處理。

發明內容

發明目的：本發明的目的在于針對發明人設計的腦電檢測裝置，提供一種能夠讓多路數據匯集成一條高速數據流的數據匯集電路。

技術方案：本發明所述的用于腦電檢測的數據匯集電路，包括主時鐘、時序邏輯電路、匯集總線、鎖存/串行移位寄存器和若干個緩沖門；每條分路分別將采樣的同步數據送到一個緩沖門；所述時序邏輯電路基于所述主時鐘，按照幀結構的要求，在不同的時刻從不同路的門控信號線上送出門控信號，控制對應的緩沖門打開，將該分路的同步數據送到匯集總線上；每條分路上的同步數據被送到匯集總線后，所述時序邏輯電路都向所述鎖存/串行移位寄存器送出鎖存信號將同步數據裝入所述鎖存/串行移位寄存器中，所述鎖存/串行移位寄存器在串行時鐘的控制下將裝入的數據以串行的方式輸出形成高速數據流。

為了配合腦電檢測裝置的使用，本發明匯集電路中共有70條分路，每條分路采樣的同步數據精度為24bit；所述匯集總線為24bit；所述主時鐘為24MHz。

有益效果：本發明匯集電路將各分路轉換好的數據流按照一定的幀結構匯集成一路高速的數碼流，以便于光纖傳輸和通過USB接口方便與計算機進行連接，滿足了腦電檢測裝置工作的需要。

附圖說明

圖1為腦電檢測裝置的結構示意圖。

圖2為本發明用于腦電檢測的數據匯集電路結構示意圖。

具體實施方式