[發(fā)明專利]半導體封裝件及其制造方法無效
| 申請?zhí)枺?/td> | 201210033634.8 | 申請日: | 2012-02-15 |
| 公開(公告)號: | CN102646658A | 公開(公告)日: | 2012-08-22 |
| 發(fā)明(設計)人: | 金時漢;李雄宣 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L23/488 | 分類號: | H01L23/488;H01L23/31 |
| 代理公司: | 北京市柳沈律師事務所 11105 | 代理人: | 邱軍 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 封裝 及其 制造 方法 | ||
技術領域
本發(fā)明涉及一種半導體封裝件及其制造方法,尤其涉及一種能夠簡化工藝和降低制造成本的半導體封裝件及其制造方法。
背景技術
在半導體工業(yè)中,不斷地開發(fā)用于集成電路的封裝技術以滿足小型化和安裝可靠性的需要。例如,小型化的需要促進了具有接近芯片尺寸的尺寸的封裝件的技術開發(fā)。安裝可靠性的需要強調了用于提高安裝工作效率以及安裝之后機械可靠性和電可靠性的封裝技術的重要性。
由于電氣和電子產(chǎn)品中需要小型化和高性能,因此用于提供具有高容量的半導體封裝件的各種技術得到研究和開發(fā)。用于提供具有高容量的半導體封裝件的方法包括存儲器芯片的高度集成。這種高度集成可通過在半導體芯片的有限空間中集成數(shù)量增加的單元而實現(xiàn)。
然而,存儲器芯片的高度集成要求高精度的技術,諸如精細的線寬和冗長的開發(fā)周期。在這樣的情況下,提出了堆疊技術,作為提供高容量半導體封裝件的另一種方法。堆疊技術可分為在一個封裝件中嵌入兩個堆疊芯片的方法以及堆疊兩個獨立封裝的分離封裝件的方法。
在傳統(tǒng)技術中,堆疊封裝通過以面朝下的方式將第一半導體芯片附著到主基板上并且以面朝上的方式將第二半導體芯片附著到第一半導體芯片上而實現(xiàn)。封裝兩個半導體芯片的另一種方式是以面朝上的方式將第一半導體芯片和第二半導體芯片都附著到主基板上。
然而,當兩個芯片堆疊在彼此底部時,引起的問題是從主基板到第一半導體芯片傳送的電信號的速度與從主基板到第二半導體芯片傳送的電信號的速度之間產(chǎn)生差異。當在基板上面朝上堆疊兩個芯片時,因為第一半導體芯片和第二半導體芯片需要進行重排工藝,所以產(chǎn)生了問題,工藝的數(shù)量增加并且導致制造成本高。
發(fā)明內容
本發(fā)明的實施例涉及半導體封裝件及其制造方法,其能夠在封裝件制造中簡化工藝并且減少制造成本。
在本發(fā)明的一個實施例中,一種半導體封裝件包括:第一半導體芯片,具有突出地形成在其上的第一凸塊;第一銅箔附著樹脂,覆蓋在第一半導體芯片上以嵌入第一半導體芯片,并且形成為使得附著在第一銅箔附著樹脂的上表面上的第一銅箔層與第一凸塊電連接;第二銅箔附著樹脂,包括與第一銅箔層電連接的第二銅箔層,并且設置在第一銅箔附著樹脂上;以及第二半導體芯片,以面對第一半導體芯片的方式嵌入在第二銅箔附著樹脂中,并且具有形成在其上的第二凸塊,第二凸塊與第二銅箔層電連接。
半導體封裝件可進一步包括:第一芯層,設置在第一銅箔附著樹脂的下表面上,并且具有第一表面和背對第一表面的第二表面,第一半導體芯片附著到第一表面。
半導體封裝件可進一步包括:通路圖案,電連接第一半導體芯片與第一芯層。
通路圖案可與電連接第一凸塊的第一銅箔層電連接,并且可穿過第一芯層的第一表面和第二表面。
通路圖案可包括銅。
第一芯層可包括形成在第一芯層的第二表面上且電連接通路圖案的球焊盤。
半導體封裝件可進一步包括形成在球焊盤上的外部連接端子。
第一凸塊和第二凸塊可包括銅(Cu)、銀(Ag)、金(Au)、鎳(Ni)以及錫(Sn)中的至少一種。
半導體封裝件可進一步包括:第二芯層,設置在嵌入有第二半導體芯片的第二銅箔附著樹脂的上表面上,并且具有第三表面和背對第三表面的第四表面,第二半導體芯片附著到第三表面。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經(jīng)海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210033634.8/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。





