[發明專利]基于AXI總線的SDRAM控制器寫數據快速響應方法

有效

• 申請號: 201210032849.8
• 申請日: 2012-02-14
• 公開（公告）號: CN102609380A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 蘇培源
• 申請（專利權）人: 福州瑞芯微電子有限公司
• 主分類號: G06F13/18
• 分類號: G06F13/18
• 代理公司: 福州市鼓樓區京華專利事務所(普通合伙) 35212
• 代理人: 宋連梅

【技術領域】

本發明涉及SOC芯片的設計領域，特別涉及一種基于AXI總線的SDRAM控制器寫數據快速響應方法。

【背景技術】

SDARM控制器是SOC芯片中的重要模塊，主要負責SOC系統中動態數據的存儲。AMBA3?AXI總線廣泛應用于嵌入SOC芯片中，目前支持AMBA3?AXI總線的SDRAM控制器被廣泛應用在SOC系統芯片。提高SDRAM總線的數據處理能力是設計SDRAM控制器一個重要指標。

目前的SDRAM控制器的結構，如圖1所示，SDRAM包括AXI總線接口、數據緩存區、讀寫命令隊列寄存器、仲裁器、命令/數據處理單元以及SDRAM協議控制器，其中AXI總線接口主要用來將AXI主設備上的讀寫命令轉換成SDRAM控制器內部命令并提交給仲裁器仲裁，同時將數據寫入數據緩存區，仲裁后的命令放到讀寫命令隊列寄存器中等待處理。當命令/數據處理單元同時接收到仲裁后的寫命令和要寫入的數據后，將要寫的數據寫到SDRAM控制器的外部設備；等到數據處理完成后，AXI總線接口向AXI主設備發出傳輸完成的響應信號，如果是讀數據命令，同時返回讀數據給AXI主設備。為了提高SDRAM協議控制器的執行效率，目前的SDRAM控制器普遍支持寫數據的緩存功能，并且寫命令和讀數據命令根據SDRAM的特性進行仲裁。

但是目前的SDRAM控制器在應用中，要是有多個AXI主設備同時頻繁的向SDRAM控制器進行數據讀寫，其中多個AXI主設備中的一個主設備的寫數據可能一直存放于數據緩存區中得不到及時處理，這樣會讓SDRAM協議控制器往片外的SDRAM外設寫數據的時間變得很長，這樣該AXI主設備在數據發出很長一段時間后才能收到響應信號，這樣會一直處于等待狀態，不做進一步的處理，影響了該AXI主設備的執行效率。例如：如圖1中，以AXI主設備0為例，SDRAM控制器在處理AXI主設備0的寫數據請求時通常的處理流程是：先開始WR0，然后WR1，最后WR2。WR0：AXI主設備0發出一個寫請求，并且把寫數據發送給SDRAM控制器；WR1：SDRAM控制器將寫數據發送到片外的SDRAM外設中；WR2：當數據成功寫到片外SDRAM后，AXI從設備接口向AXI主設備0回復OKAY(同意)響應，表示當前的寫數據傳輸完成。此時，如果有多個AXI主設備同時頻繁的向SDRAM控制器進行數據讀寫，某時間中AXI主設備0的寫數據可能一直存放于緩存中得不到及時處理，這樣會讓WR1的時間變得很長，這樣AXI主設備0在數據發出很長一段時間后才能收到響應信號，這樣會一直處于等待狀態，不做進一步的處理，影響了該AXI主設備的執行效率。

現有技術中提供了一種“同步動態存儲器的訪問控制方法及同步動態存儲器控制器”，見公開號為：CN101021819，公開日為：2007.08.22的中國專利，其中同步動態存儲器SDRAM的訪問控制方法，其特征點是，包括：SDRAM控制器收到對SDRAM的訪問命令后，判斷自身緩存的訪問命令中是否存在與收到的訪問命令同行的操作，如果存在，則將收到的訪問命令插入同行的緩存訪問命令之后，優先執行同行訪問命令；否則，按照正常調度流程將收到的訪問命令插入調度隊列中。其中同步動態存儲器SDRAM控制器，其特征點是，包括：片內總線協議接口、主控制單元、以及與SDRAM各區一一對應的區控制單元，其中，主控制單元，用于將收到的來自片內總線協議接口的訪問命令廣播給各個區控制單元，并用于接收來自區控制單元的區操作申請，將訪問權限優先授予存在同行操作的區所對應的區控制單元；區控制單元，用于將收到的屬于本區的的訪問命令插入調度隊列中，并向主控制單元發送區操作申請，在獲得訪問權限后對相應的區進行訪問。該發明根據SDRAM的特點提出一種仲裁和調度算法，其調度算法中是將SDRAM同行命令進行一起處理和多區處理等；該發明并不能實現SDRAM控制器寫數據的快速響應。

【發明內容】

本發明要解決的技術問題，在于提供基于AXI總線的SDRAM控制器寫數據快速響應方法。

本發明是這樣實現的：一種基于AXI總線的SDRAM控制器寫數據快速響應方法，所述SDRAM控制器包括AXI從設備接口、數據緩存區、讀寫命令隊列寄存器、仲裁器、命令/數據處理單元以及SDRAM協議控制器；所述SDRAM控制器還包括地址過濾模塊；