[發(fā)明專利]功率MOS接觸孔的制造方法有效
| 申請?zhí)枺?/td> | 201210030429.6 | 申請日: | 2012-02-10 |
| 公開(公告)號: | CN102569180B | 公開(公告)日: | 2016-11-23 |
| 發(fā)明(設(shè)計(jì))人: | 劉憲周;張怡 | 申請(專利權(quán))人: | 上海華虹宏力半導(dǎo)體制造有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237 | 代理人: | 鄭瑋 |
| 地址: | 201203 上海市*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 功率 mos 接觸 制造 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域,尤其是一種先進(jìn)的接觸孔的制造方法,該制造方法用于功率MOS器件,且接觸孔為圓孔。
背景技術(shù)
功率MOS器件的制造過程中,在完成了功率MOS之后,將進(jìn)行接觸孔的制造。接觸孔的制造過程大致是:首先在襯底上沉積介質(zhì)層,所述介質(zhì)層通常為低介電常數(shù)的二氧化硅;其次,在介質(zhì)層上形成圖案化的光阻,以圖案化的光阻為掩模刻蝕介質(zhì)層,在介質(zhì)層中形成通孔;然后,通過通孔向襯底中進(jìn)行高劑量離子摻雜,去除剩余的光阻;接著,通過加熱并退火,激活摻雜離子并且修復(fù)刻蝕帶來的介質(zhì)層損傷;最后,在通孔中進(jìn)行導(dǎo)電材料的填充,形成接觸孔。
在上述制造過程中,退火工藝之后,通孔往往會(huì)變形形成香檳杯狀,即孔的頂部形成凹縮。尤其當(dāng)接觸孔為圓孔時(shí),通孔的變形將十分嚴(yán)重,參見圖1中圓圈部分,退火工藝之后,介質(zhì)層中通孔變形情況實(shí)例;而對于長條形的接觸孔而言,則不存在該凹縮問題。對于該種結(jié)構(gòu)的通孔,后續(xù)導(dǎo)電材料的填充十分困難,容易形成空洞、影響導(dǎo)電性能。
現(xiàn)有工藝中,通常可以通過兩種方法改善上述通孔變形。其一是采用原位刻蝕(in-suit?etch)工藝,去除側(cè)壁部分的光阻,類似于后拉(pull?back)工藝,采用該方法雖然可以消除通孔的頂部凹縮,但是它也導(dǎo)致通孔的尺寸被擴(kuò)大,對接觸孔尺寸的縮小不利。其二是在刻蝕以及去除剩余光阻之后,采用濕法刻蝕工藝重定義通孔形狀,但它也具有副作用,會(huì)降低介質(zhì)層的厚度,而介質(zhì)層厚度降低之后,將使得后續(xù)對導(dǎo)電材料化學(xué)機(jī)械研磨時(shí),必須考慮降低過刻蝕的厚度,同時(shí),介質(zhì)層厚度降低使得器件的良率也受到影響。
發(fā)明內(nèi)容
本發(fā)明的目的是消除圓孔形狀的接觸孔制造過程中的通孔頂部凹縮情況。
本發(fā)明所采用的技術(shù)方案是:一種功率MOS接觸孔的制造方法,所述接觸孔為圓孔,該方法包括如下步驟:S1,準(zhǔn)備半導(dǎo)體襯底,所述半導(dǎo)體襯底上已經(jīng)形成功率MOS;S2,在所述半導(dǎo)體襯底上沉積介質(zhì)層;S3,在介質(zhì)層上沉積硬掩模層;S4,對所述硬掩模層進(jìn)行圖案化,以圖案化的硬掩膜層為掩模刻蝕介質(zhì)層,在介質(zhì)層中形成通孔,并以圖案化的硬掩膜層為掩模對半導(dǎo)體襯底進(jìn)行離子注入;S5,對上述半導(dǎo)體襯底進(jìn)行退火工藝;S6,在通孔內(nèi)進(jìn)行導(dǎo)電材料的填充,形成接觸孔。
本發(fā)明通過以硬掩膜層為掩模,對介質(zhì)層進(jìn)行刻蝕,能夠得到平直的通孔側(cè)壁,消除通孔頂部凹縮現(xiàn)象;并且,硬掩膜層與介質(zhì)層的刻蝕選擇比大,對通孔的頂部形成保護(hù),能夠確保通孔的尺寸不被放大,不影響工藝窗口,當(dāng)然,也不會(huì)對介質(zhì)層的厚度造成影響,能夠確保產(chǎn)品良率。
附圖說明
通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明,本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖,重點(diǎn)在于示出本發(fā)明的主旨。
圖1是現(xiàn)有技術(shù)中,退火工藝之后,介質(zhì)層中通孔變形情況實(shí)例;
圖2是本發(fā)明提出的一種接觸孔的制造方法流程圖;
圖3a~3g為接觸孔的制造方法示意圖。
具體實(shí)施方式
參見圖2,本發(fā)明提出的一種功率MOS接觸孔的制造方法,所述接觸孔為圓孔,該方法包括如下步驟:
S1,準(zhǔn)備半導(dǎo)體襯底,所述半導(dǎo)體襯底上已經(jīng)形成功率MOS;
S2,在所述半導(dǎo)體襯底上沉積介質(zhì)層;
S3,在介質(zhì)層上沉積硬掩模層;
S4,對所述硬掩模層進(jìn)行圖案化,以圖案化的硬掩膜層為掩模刻蝕介質(zhì)層,在介質(zhì)層中形成通孔,并以圖案化的硬掩膜層為掩模對半導(dǎo)體襯底進(jìn)行離子注入;
S5,對上述半導(dǎo)體襯底進(jìn)行退火工藝;
S6,在通孔內(nèi)進(jìn)行導(dǎo)電材料的填充,形成接觸孔。
以下通過示意圖對上述制造方法進(jìn)行詳細(xì)描述。
S1,準(zhǔn)備半導(dǎo)體襯底,所述半導(dǎo)體襯底上已經(jīng)形成功率MOS;
參見圖3a,準(zhǔn)備已經(jīng)形成功率MOS的半導(dǎo)體襯底1,所述半導(dǎo)體襯底1包括外延層11,形成在外延層11之上的反型襯底層13。所述功率MOS包括形成在反型襯底層13中的溝道形狀的柵極、包圍在柵極外側(cè)的柵氧化層,包圍在柵氧化層外側(cè)且位于反型襯底層13頂部的源極,位于所述反型襯底層13底部并貼近外延層11的漏極12,所述柵極的底部被漏極12包圍。通常而言,功率MOS大多以陣列的形式出現(xiàn),圖中僅顯示了一個(gè)陣列中的三個(gè)功率MOS器件。
S2,在所述半導(dǎo)體襯底上沉積介質(zhì)層;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹宏力半導(dǎo)體制造有限公司,未經(jīng)上海華虹宏力半導(dǎo)體制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210030429.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:圖像傳感器及其制造方法
- 下一篇:變電站零序電壓回路檢驗(yàn)方法
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





