[發明專利]用以減少多級高速緩沖存儲器層級中的擲出的設備和方法

有效

• 申請號: 201210029539.0
• 申請日: 2008-01-30
• 公開（公告）號: CN102693187A
• 公開（公告）日: 2012-09-26
• 發明（設計）人: 托馬斯·菲利普·施派爾;詹姆斯·諾里斯·迪芬德爾費爾;托馬斯·安德魯·薩托里烏斯
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F12/08
• 分類號: G06F12/08;G06F12/12
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 劉國偉

分案申請的相關信息

本申請是分案申請。其母案是國際申請號為PCT/US2008/052507、申請日為2008年1月30日、PCT申請進入中國國家階段后申請號為200880003375.6、申請日為2009年7月29日、發明名稱為“用以減少多級高速緩沖存儲器層級中的擲出的設備和方法”的發明專利申請案。

技術領域

本發明大體上涉及高速緩沖存儲器領域，且更具體地說，涉及具有指令高速緩沖存儲器、數據高速緩沖存儲器和犧牲高速緩沖存儲器的存儲器系統。

背景技術

例如手機、膝上型計算機、個人數據助理(PDA)等許多便攜式產品均利用執行程序(例如通信和多媒體程序)的處理器。用于這些產品的處理系統包含用于存儲指令和數據的處理器與存儲器復合體。大容量主存儲器通常具有與處理器循環時間相比較低的存取時間。因此，按照慣例，基于高速緩沖存儲器的容量和性能而以層級來組織存儲器復合體，其中最高性能和最低容量高速緩沖存儲器離處理器最近。舉例來說，1級指令高速緩沖存儲器和1級數據高速緩沖存儲器通常將直接附接到處理器。而2級統一高速緩沖存儲器連接到1級(L1)指令高速緩沖存儲器和數據高速緩沖存儲器。另外，系統存儲器連接到2級(L2)統一高速緩沖存儲器。1級指令高速緩沖存儲器通常以處理器速度操作，且2級統一高速緩沖存儲器以低于1級高速緩沖存儲器的速度之速度操作，但具有比系統存儲器的存取時間快的存取時間。有很多替代性存儲器組織，例如除L1和L2高速緩沖存儲器以外還具有3級高速緩沖存儲器的存儲器層級。另一存儲器組織可僅使用1級高速緩沖存儲器和系統存儲器。

存儲器組織可由作為內含式高速緩沖存儲器、嚴格內含式高速緩沖存儲器、獨占式高速緩沖存儲器或這些高速緩沖存儲器類型的組合而操作的高速緩沖存儲器層級組成。依據本文的定義，彼此獨占的任何兩級高速緩沖存儲器不可含有相同的高速緩沖存儲器線。彼此內含的任何兩級高速緩沖存儲器可含有相同的高速緩沖存儲器線。彼此嚴格內含的任何兩級高速緩沖存儲器意味著較大高速緩沖存儲器(通常是較高級高速緩沖存儲器)必須含有較小高速緩沖存儲器(通常是較低級高速緩沖存儲器)中的所有線。在三個或三個以上多級高速緩沖存儲器組織中，任何兩個或兩個以上高速緩沖存儲器級可作為一種類型的高速緩沖存儲器(例如，獨占式)而操作，且其余高速緩沖存儲器級可作為替代類型的高速緩沖存儲器中的一者(例如，內含式)而操作。

指令高速緩沖存儲器通常經構造以支持位于指令高速緩沖存儲器中的單個地址處的多個指令。數據高速緩沖存儲器通常經構造以支持位于數據高速緩沖存儲器的單個地址處的多個數據單元，其中數據單元可以是可變數目個字節，其視處理器而定。此多個指令或數據單元通常被稱為高速緩沖存儲器線或簡稱為線。舉例來說，處理器從L1高速緩沖存儲器獲取指令或數據單元，且如果所述指令或數據單元存在于所述高速緩沖存儲器中，那么“命中”發生，且將所述指令或數據單元提供給處理器。如果所述指令或數據單元不存在于L1高速緩沖存儲器中，那么“未命中”發生。未命中可能發生在高速緩沖存儲器線中任何地方的指令或數據單元存取上。當未命中發生時，用含有未命中指令的新線來替換所述高速緩沖存儲器中的線。使用替換策略來確定哪一高速緩沖存儲器線要替換。舉例來說，選擇或犧牲已最少使用的高速緩沖存儲器線表示最近最少使用(LRU)策略。被選定以進行替換的高速緩沖存儲器線是犧牲高速緩沖存儲器線。

高速緩沖存儲器線還可具有與之相關聯的許多狀態位，例如有效位和無效位(dirty?bit)。有效位指示駐存在高速緩沖存儲器線中的指令或數據。無效位指示是否已發生對高速緩沖存儲器線的修改。在回寫高速緩沖存儲器中，無效位指示當高速緩沖存儲器線將被替換時，需要將所述修改回寫到存儲器系統層級中的下一個較高存儲器級。