[發(fā)明專利]半導體器件及相關制作方法

有效

• 申請?zhí)枺?/td>: 201210028857.5
• 申請日: 2012-02-10
• 公開（公告）號: CN102637722B
• 公開（公告）日: 2016-10-19
• 發(fā)明（設計）人: 王培林;陳菁菁;E·D·德弗萊薩特
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/423;H01L29/78;H01L21/336;H01L21/28
• 代理公司: 中國國際貿(mào)易促進委員會專利商標事務所 11038
• 代理人: 秦晨

技術領域

在此所描述的主題的實施例一般地涉及半導體器件以及用于制作半導體器件的方法，并且更特別地，本主題的實施例涉及用于制作包括橫向柵極結構的溝槽式場效應晶體管結構的方法。

背景技術

在半導體制造業(yè)中，減小晶體管的尺寸在傳統(tǒng)上一直是高優(yōu)先級的。溝槽式金屬-氧化物-半導體場效應晶體管(MOSFET)一般被用來提供相對橫向MOSFET器件具有縮小的管芯尺寸的希望的晶體管功能。在傳統(tǒng)上，溝槽式MOSFET的所需尺寸由所期望的導通態(tài)電阻決定。近來，溝槽式MOSFET的所需尺寸由所期望的能量(或電流)能力和/或所期望的熱穩(wěn)定性決定。

附圖說明

關于本主題的更全面的理解可以通過參考結合下面的附圖來考慮的具體實施方式和權利要求書而獲得，其中在全部附圖中相同的參考數(shù)字指示相似的元件。

圖1-12示出了根據(jù)本發(fā)明的一種或多種實施例的半導體器件結構的截面圖和頂視圖以及用于制作半導體器件結構的示例性方法；

圖13示出了根據(jù)本發(fā)明的一種實施例的半導體器件結構的截面圖；以及

圖14示出了根據(jù)本發(fā)明的另一種實施例的半導體器件結構的截面圖。

具體實施方式

下面的具體實施方式實際上只是說明性的而并非旨在限制本主題的實施例或者此類實施例的應用和使用。如在此所使用的，詞語“示例性的”意指“用作實例、示例或圖示”。沒有必要將在此描述為示例性的任何實現(xiàn)方式看作是比其它實現(xiàn)方式更優(yōu)選的或有優(yōu)勢的。而且，并沒有意圖要通過在前面的技術領域、發(fā)明背景、發(fā)明內(nèi)容或下面的具體實施方式中所給出的任何明示的或暗示的理論來約束本發(fā)明。

圖1-12示出了根據(jù)示例性的實施例的用于制作半導體器件結構100的方法。如同下文將更詳細描述的，半導體器件結構100被實現(xiàn)為包括橫向柵極結構的溝槽式金屬-氧化物-半導體場效應晶體管(MOSFET)以增加有效的溝道長度以及降低熱密度，由此提高給定管芯尺寸的溝槽式MOSFET的能量處理能力。雖然“MOS”嚴格來說指的是具有金屬柵電極和氧化物柵極絕緣體的器件，但是本主題可以應用于包括相對柵極絕緣體(不管是氧化物還是其它絕緣體)定位的導電的柵電極(不管是金屬還是其它導電材料)的任何半導體器件，其中柵極絕緣體進而又相對半導體襯底來定位以實現(xiàn)場效應晶體管，并且本主題并不是要限制于金屬柵電極和氧化物柵極絕緣體。而且，應當意識到，雖然本主題在此可以在N型(或N溝道)器件的背景下描述，但是本主題并不是要限制于N型器件而是可以按照P型(或P溝道)器件的等效方式來實現(xiàn)。在MOS器件的制造中的各個步驟是眾所周知的，并且因此，為了簡潔起見，許多常規(guī)的步驟在此將只是簡要地提及或者將被完全省略，不提供眾所周知的過程細節(jié)。

參照圖1，所示出的制作過程從提供半導體材料102的合適襯底以及在半導體材料102中形成空隙區(qū)104(作為選擇，在此稱為溝槽)開始。雖然應當意識到，在可另選的實施例中可以使用其它半導體材料，但是在一種示例性的實施例中，半導體材料102被實現(xiàn)為典型用于半導體工業(yè)中的硅材料(例如，較純的硅或與諸如鍺、碳等其它元素混合的硅)。因此，為了方便起見，半導體材料102在此可替換地稱為硅材料(但不限制于此)。在一種示例性的實施例中，硅材料102用確定導電性的雜質(zhì)類型的離子來摻雜以為器件結構100提供電極區(qū)或端子區(qū)(例如，漏區(qū))。例如，對于N溝道器件，硅材料102可以用具有大約1.0×10¹⁶/cm³的摻雜劑濃度的N型離子(例如，磷離子或磷的離子化物質(zhì))來摻雜。根據(jù)一種實施例，摻雜的硅材料102通過以下方式形成：在半導體襯底(例如，體硅襯底、絕緣體上硅襯底等)上外延生長硅材料102以及通過將磷離子加到用來外延生長硅材料102的反應物中來原位摻雜硅材料102。