[發明專利]具有屏蔽線的振蕩電路及電子設備

無效

• 申請號: 201210027886.X
• 申請日: 2012-01-30
• 公開（公告）號: CN102624333A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 相馬弘之
• 申請（專利權）人: 精工電子有限公司
• 主分類號: H03B5/32
• 分類號: H03B5/32
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 何欣亭;王忠忠

技術領域

本發明涉及用于實現低耗功率的石英(水晶)振蕩電路的方法，特別涉及減少構成石英振蕩電路的負載電容的方法。

背景技術

在鐘表、便攜電話等便攜設備中，由于要求該設備在非充電的狀態下長時間動作或要求減少所搭載的電池的充電頻度，越來越需要降低用于該設備的組裝了石英振動器等壓電元件的振蕩電路的驅動電力、振蕩電路待機時(振蕩電路振蕩的狀態下且無負載狀態時)的超低耗功率化。

圖12為采用石英振動器作為壓電振動器的典型的振蕩電路，其中包括：成為反相放大器的CMOS反相器IV01；在CMOS反相器IV01的輸入端子XCIN與輸出端子XCOUT之間連接的石英振動器X2；在CMOS反相器IV01的輸入端子XCIN與接地電位Vss的電源端子之間連接的構成負載電容Cg的電容元件；以及在CMOS反相器IV01的輸出端子XCOUT與接地電位Vss的電源端子之間連接的構成負載電容Cd的電容元件。

此外，CMOS反相器IV01由CMOS反相器及反饋電阻Rf構成，該CMOS反相器由在共有電源電壓Vdd的第一電源端子與供給接地電位的第二電源端子之間串聯連接的PMOS晶體管PM11和NMOS晶體管NM11構成。

在CMOS反相器IV01的PMOS晶體管PM11的源極與第一電源端子之間、以及在CMOS反相器IV02的NMOS晶體管NM11與第二電源端子之間，連接有限制使石英振動器X2激振的驅動電流的驅動電流調整用電阻元件r1及r2。

搭載于便攜設備等上的振蕩電路近年被要求低耗功率化，為此需要降低振蕩電路中的石英振動器的驅動電流。為此減小振蕩電路中的CMOS反相器的跨導Gm。但是，減小跨導Gm時有降低振蕩電路的振蕩余量M的情況。

振蕩電路的振蕩余量M按下式提供。

M＝|-Gm|/{(ω²Cg·Cd)*(1/R1(max))}＝+RL/R1(max)

ω是振蕩頻率的角頻率，RL是負性電阻，R1(max)是石英振動器的有效電阻R1的最大值，振蕩余量M要求為5以上的值。

石英振動器的有效電阻R1是由石英振動器的小型化請求所確定的值，不能減小太多。因而，可知要維持振蕩電路的振蕩余量M，即便減小跨導Gm，只要降低外置于CMOS反相器的構成負載電容的電容器的負載電容值Cg和/或Cd即可。因而為了實現該目的，振蕩電路的石英振動器要求具有與對所組裝的微型計算機等的IC所要求的低耗功率化的規格相稱的負載電容CL。即，申請人已經提出過負載電容CL相對于以往使用的石英振動器的負載電容CL即12.5pF減少即低CL化(3pF～5pF)的方案。(專利文獻1)

但是，如果減小負載電容CL，則負載電容CL的電容容許差和振蕩頻率的頻率偏差Δf的問題變得顯著。例如，負載電容CL在通常電容容許差的范圍即ΔC(±5％)變化時的振蕩頻率的穩定性Δf(ppm)，在負載電容CL為12.5pF時在ΔC為1.25pF處振蕩頻率的穩定性Δf成為7.3ppm，在負載電容CL為6pF時在ΔC為0.6pF處振蕩頻率的穩定性Δf成為13.2ppm，在負載電容CL為3pF時在ΔC為0.3pF處振蕩頻率的穩定性Δf成為20.5ppm。

即，在負載電容CL(3pF)處，與以往的12.5pF的情況相比，頻率偏差增大到2.8倍，因此為了實現負載電容CL的低電容化(低CL化)，需要提高振蕩頻率相對于負載電容CL的電容容許差的穩定性。

圖12中的輸入輸出端子間XCIN及XCOUT間的石英振動器一側的等效電路為圖13。在石英振動器X2上串聯連接有負載電容CL，石英振動器被表示為這樣的電路，即：在等效地表示因壓電效應而產生的機械諧振的電感L1、電容C1、電阻R1的串聯諧振電路上并聯連接電極間電容C0的電路。此外因CMOS半導體基板、信號布線等而在輸入輸出端子間XCIN及XCOUT間存在各種雜散電容，若設這些(合成)雜散電容為Cs，則如圖14所示，負載電容CL成為串聯連接的外部(外置)電容Cg及Cd與雜散電容Cs的并聯連接。因而，CL＝Cs+Cg*Cd/(Cg+Cd)的關系式成立。