[發(fā)明專利]一種串行接口快閃存儲(chǔ)器及其設(shè)計(jì)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210026492.2
• 申請(qǐng)日: 2012-02-07
• 公開（公告）號(hào): CN103247324A
• 公開（公告）日: 2013-08-14
• 發(fā)明（設(shè)計(jì)）人: 王林凱;胡洪
• 申請(qǐng)（專利權(quán)）人: 北京兆易創(chuàng)新科技股份有限公司
• 主分類號(hào): G11C7/10
• 分類號(hào): G11C7/10
• 代理公司: 北京安信方達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 11262
• 代理人: 栗若木;曲鵬

技術(shù)領(lǐng)域

本發(fā)明涉及電路領(lǐng)域，尤其涉及一種串行接口快閃存儲(chǔ)器。

背景技術(shù)

串行接口快閃存儲(chǔ)器是一種應(yīng)用廣泛的數(shù)據(jù)存儲(chǔ)器件，但是由于所有的讀寫等指令、地址和數(shù)據(jù)都是串行輸入輸出，數(shù)據(jù)傳輸速率較慢成為串行接口快閃存儲(chǔ)器的缺點(diǎn)。

為了提高其傳輸速率，現(xiàn)有的方案主要在提高時(shí)鐘頻率和管腳復(fù)用上進(jìn)行改進(jìn)。現(xiàn)有的一種提高串行接口塊閃存儲(chǔ)器的數(shù)據(jù)傳輸速率的解決方案是：采用時(shí)鐘轉(zhuǎn)換電路對(duì)外部時(shí)鐘的上升沿和下降沿進(jìn)行采樣，并將采樣結(jié)果作為內(nèi)部時(shí)鐘信號(hào)輸出，從而實(shí)現(xiàn)了兩倍于外部時(shí)鐘頻率的數(shù)據(jù)傳輸速率。另外，通過(guò)與端口復(fù)用等技術(shù)結(jié)合，還可以進(jìn)一步提高串行接口快閃存儲(chǔ)器的數(shù)據(jù)傳輸速率。

上述方案的不足是內(nèi)部時(shí)鐘信號(hào)的生成對(duì)外部時(shí)鐘的頻率大小有限制。當(dāng)延時(shí)電路的延時(shí)與時(shí)鐘周期的一半相等時(shí)，將不會(huì)產(chǎn)生內(nèi)部時(shí)鐘信號(hào)。另外，內(nèi)部時(shí)鐘信號(hào)的占空比在不同外部時(shí)鐘頻率下也不相同，且不可以調(diào)節(jié)，某些情況下生成的內(nèi)部時(shí)鐘信號(hào)的占空比太小，將會(huì)影響數(shù)據(jù)的采樣。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問(wèn)題是如何提高串行接口快閃存儲(chǔ)器的數(shù)據(jù)傳輸速率。

為了解決上述問(wèn)題，本發(fā)明提供了一種串行接口快閃存儲(chǔ)器，包括：

輸入接口、存儲(chǔ)單元、輸出接口；

所述輸入接口為雙邊沿觸發(fā)器，用于接收外部時(shí)鐘信號(hào)作為控制信號(hào)，接收輸入信號(hào)作為待采樣的數(shù)據(jù)，在外部時(shí)鐘信號(hào)的上升沿和下降沿對(duì)輸入信號(hào)采樣，得到輸入數(shù)據(jù)，保存進(jìn)所述存儲(chǔ)單元中；

所述輸出接口用于輸出所述存儲(chǔ)單元中的數(shù)據(jù)。

進(jìn)一步地，所述輸出接口用于輸出所述存儲(chǔ)單元中的數(shù)據(jù)是指：

所述輸出接口為雙邊沿觸發(fā)器，用于接收外部時(shí)鐘信號(hào)作為控制信號(hào)，及從所述存儲(chǔ)單元接收待輸出的數(shù)據(jù)作為待采樣的數(shù)據(jù)，在所述外部時(shí)鐘信號(hào)的上升沿和下降沿采樣所述待輸出的數(shù)據(jù)，得到輸出數(shù)據(jù)。

進(jìn)一步地，所述輸入接口和輸出接口采用相同構(gòu)造的雙邊沿觸發(fā)器，或使用不同構(gòu)造的雙邊沿觸發(fā)器。

進(jìn)一步地，當(dāng)一個(gè)雙邊沿觸發(fā)器作為輸入接口時(shí)，其輸入端連接的待采樣的數(shù)據(jù)是所述輸入信號(hào)，控制端連接所述外部時(shí)鐘信號(hào)，本雙邊沿觸發(fā)器輸出的數(shù)據(jù)為輸入數(shù)據(jù)；

當(dāng)一個(gè)雙邊沿觸發(fā)器作為輸出接口時(shí)，其輸入端連接的待采樣的數(shù)據(jù)是所述待輸出的信號(hào)，控制端連接所述外部時(shí)鐘信號(hào)，本雙邊沿觸發(fā)器輸出的數(shù)據(jù)為輸出數(shù)據(jù)。

進(jìn)一步地，所述雙邊沿觸發(fā)器包括：

第一D觸發(fā)器，第二D觸發(fā)器，第一反相器及第一多路選擇器。

所述第一、第二D觸發(fā)器的D端均連接待采樣的數(shù)據(jù)；第一D觸發(fā)器D1的CLK端直接連接所述外部時(shí)鐘信號(hào)，第二D觸發(fā)器D2的CLK端通過(guò)所述第一反相器連接所述外部時(shí)鐘信號(hào)；

所述第一多路選擇器的第一、第二輸入端分別連接所述第一、第二D觸發(fā)器的Q端，選擇端連接所述外部時(shí)鐘信號(hào)，當(dāng)所述外部時(shí)鐘信號(hào)為高電平時(shí)，輸出所述第一D觸發(fā)器Q端的數(shù)據(jù)，當(dāng)所述外部時(shí)鐘信號(hào)為低電平時(shí)，輸出所述第二D觸發(fā)器Q端的數(shù)據(jù)，得到本雙邊沿觸發(fā)器輸出的數(shù)據(jù)。

進(jìn)一步地，所述雙邊沿觸發(fā)器包括：

第二、第三、第四多路選擇器；各多路選擇器的控制端連接所述外部時(shí)鐘信號(hào)，當(dāng)所述外部時(shí)鐘信號(hào)為高電平時(shí)，輸出所述第一輸入端的數(shù)據(jù)，當(dāng)所述外部時(shí)鐘信號(hào)為低電平時(shí)，輸出所述第二輸入端的數(shù)據(jù)；

所述第二多路選擇器的第一輸入端與輸出端相連，第二輸入端連接待采樣的數(shù)據(jù)；所述第三多路選擇器的第二輸入端與輸出端相連，第一輸入端連接待采樣的數(shù)據(jù)；所述第四多路選擇器的第一、第二輸入端分別與所述第二、第三多路選擇器的輸出端相連。

進(jìn)一步地，所述雙邊沿觸發(fā)器包括：

第二反相器，用于對(duì)所述外部時(shí)鐘信號(hào)取反得到時(shí)鐘反相信號(hào)；第一、第二、第三、第四、第五、第六、第七N型MOS管；及第一、第二、第三、第四、第五、第六、第七P型MOS管；

所述第一N型MOS管的源極接地，柵極連接待采樣的數(shù)據(jù)，漏極連接所述第二N型MOS管的源極，該連接點(diǎn)為第二連接點(diǎn)；所述第二N型MOS管的柵極連接所述外部時(shí)鐘信號(hào)，漏極與第一P型MOS管的漏極相連；所述第一P型MOS管的柵極連接所述時(shí)鐘反相信號(hào)，源極與第二P型MOS管的漏極相連，該連接點(diǎn)為第一連接點(diǎn)；第二P型MOS管的源極接高電平，柵極連接待采樣的數(shù)據(jù)；