[發明專利]利用微處理器在閃存中儲存數據的方法無效
| 申請號: | 201210025047.4 | 申請日: | 2005-09-05 |
| 公開(公告)號: | CN102609359A | 公開(公告)日: | 2012-07-25 |
| 發明(設計)人: | 江晉毅;郭東智;曾俊華;張育維 | 申請(專利權)人: | 威盛電子股份有限公司 |
| 主分類號: | G06F12/02 | 分類號: | G06F12/02 |
| 代理公司: | 隆天國際知識產權代理有限公司 72003 | 代理人: | 李玉鎖;張浴月 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 利用 微處理器 閃存 儲存 數據 方法 | ||
本申請是申請日為2005年9月5日、申請號為200510103650.X、發明名稱為“數據的儲存結構與方法”的申請的分案申請。
技術領域
本發明涉及一種數據儲存結構與方法,特別涉及一種應用于閃存(flash?memory)中的可改善數據存取效能與錯誤涵蓋率的數據儲存結構與方法。
背景技術
現今將閃存大量應用于消費性電子產品的趨勢,已然越來越明顯。但是,因受限于閃存的順序存取設計結構,除非閃存本身能提供部分讀(partial?read)與部分寫(partial?write)功能以提高存取效能,否則以目前公知存取閃存中數據的儲存結構與存取方法,皆無法明顯有效提高存取效率。這種情形,在越來越講求高速數據處理的時代,顯然仍存有相當大的改進空間。
閃存的數據存取,通常是以一個基本存取數據頁(page)作為基本的數據存取單位。其中,考慮閃存的容量大小不同,基本存取數據頁的存取數據內容即會跟著有所不同。舉例而言,針對低容量的閃存,其基本存取數據頁(簡稱512pages)的存取數據內容可為:(512bytes+16bytes);其中,512bytes指所有數據區段字節的總字節數,而16bytes則用來作為儲存數據校正字節之用。當然,目前產生數據校正字節的較常使用方式,是依據數據區段字節的內容,通過算法而計算出錯誤修正碼(Error?Correction?Code,ECC),但是實際實施方式應不限于此。至于高容量的閃存,其基本存取數據頁(簡稱為2k?pages)的存取數據內容則可為:(2k?bytes+64bytes);其中,2k?bytes指所有數據區段字節的總字節數,而64bytes則用來作為儲存數據校正字節之用。
請參閱圖1,其為公知存取閃存中數據的儲存結構示意圖。也就是說,圖1所示為包含有四組數據區段字節S11~S14與四組數據校正字節E11~E14的一基本存取數據頁P1的儲存結構示意圖。其中,所述四組數據區段字節S11~S14用以表示閃存的四組儲存數據。另外,根據所述四組數據區段字節S11~S14的儲存內容,以通過可產生錯誤修正碼,抑或其它可用以檢測或更正數據傳輸或儲存錯誤的算法(其皆為一公知技術),而分別產生出相對應的所述四組數據校正字節E11~E14。因此,如以2k?pages形式的基本存取數據頁為例,則所述四組數據區段字節S11~S14中的任一組數據區段字節的儲存容量,即應分別為512bytes,而所述四組數據校正字節E11~E14中的任一組數據校正字節的儲存容量,則應分別為16bytes。另外,圖1沒有示出的,還包括有一數據存取緩沖器,以供自閃存內讀取出數據或欲寫入數據至閃存中時,提供數據于進行存取時的緩沖功能。但是,因數據存取緩沖器的具體實施結構可以是一般公知緩存器,故在此不再予以贅述。
圖1所示儲存結構的缺點在于,因所述四組數據區段字節S11~S14與所述四組數據校正字節E11~E14,被依序地安排儲存在左、右兩邊不同的儲存位置。如此一來,當欲僅針對該基本存取數據頁P1中某部分的數據區段字節的數據進行讀取時,受限于閃存的順序存取設計結構,且假設閃存本身未能提供部分讀與部分寫功能,則顯然仍需將不必要的數據區段字節或數據校正字節持續讀入該數據存取緩沖器內。舉例而言,假設一微處理器(圖中未示出)在某次工作事件(event)中,僅需要使用該第二組數據區段字節S12時,因其相對應的該第二組數據校正字節E12的儲存位置被安排在該第三、第四組數據區段字節S13、S14的儲存位置以及該第一組數據校正字節E11的儲存位置后方。因此,當該微處理器依據閃存的數據順序存取特性而依序地將該第一、第二組數據區段字節S11、S12讀入該數據存取緩沖器后,為了要能取得該第二組數據校正字節E12,驗證該第二組數據區段字節S12在數據存取過程或儲存期間中是否曾發生數據錯誤現象,即顯然需等到該第三、第四組數據區段字節S13、S14以及該第一組數據校正字節E11一并被讀入后,方可取得該第二組數據校正字節E12。如此一來,以圖1公知儲存結構進行存取動作勢必會浪費一些額外的存取時間,且該數據存取緩沖器的儲存空間也至少要準備能容納該基本存取數據頁P1的所有字節總數的儲存空間,方足以應付極端的實際應用例。
縱然,將圖1所示的公知儲存結構搭配具有部分讀與部分寫功能的閃存時,以上述示例而論,仍然需要至少移動一位置指針(pointer)(其用以標示數據的儲存位置)兩次,方可依序完成存取該第二組數據區段字節S12與該第二組數據校正字節E12的存取動作。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于威盛電子股份有限公司,未經威盛電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210025047.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種酒精回收塔
- 下一篇:一種基于狹義相對論的質量分析方法與質譜儀器





