[發明專利]與非型閃存Nandflash控制器

在審

• 申請號: 201210021836.0
• 申請日: 2012-01-31
• 公開（公告）號: CN103226530A
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 遲志剛
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F12/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種與非型閃存Nandflash控制器，其特征在于，包括：

一設備接口控制器，用于以某種協議和主控端進行數據傳輸；

一設備端直接存儲器訪問DMA控制器，與微控制器和所述設備接口控制器相連接，用于控制所述設備接口控制器和系統存儲器之間的數據傳輸；

一系統存儲器，用于暫存所述設備接口控制器和與非型閃存直接存儲器訪問Nandflash?DMA控制器之間傳輸的數據，及用于存放當前數據讀寫所使用的地址映射表；

一系統存儲器訪問仲裁邏輯模塊，與與非型閃存直接存儲器訪問Nandflash?DMA控制器、所述微控制器、設備端直接存儲器訪問DMA控制器和系統存儲器相連接，用于仲裁微控制器、設備接口控制器和與非型閃存直接存儲器訪問Nandflash?DMA控制器對所述系統存儲器的訪問請求；

一排序鏈表更新邏輯模塊，與所述微控制器相連接，用于對與非型閃存Nandflash的物理塊按擦寫次數進行動態排序；

一排序鏈表存儲器，與所述排序鏈表更新邏輯模塊相連接，用于存放對與非型閃存Nandflash的物理塊按擦寫次數進行排序的排序鏈表；

一與非型閃存直接存儲器訪問Nandflash?DMA控制器，與所述微控制器相連接，用于控制所述系統存儲器與與非型閃存Nandflash數據緩存區之間的數據傳輸；

一與非型閃存Nandflash數據緩存區，與所述與非型閃存直接存儲器訪問Nandflash?DMA控制器相連接，用于緩存從所述系統存儲器讀出但來不及寫入與非型閃存Nandflash的數據，和從所述與非型閃存Nandflash讀出但來不及寫入所述系統存儲器的數據；

一與非型閃存Nandflash接口控制器，與所述與非型閃存Nandflash數據緩存區相連接，用于控制與非型閃存Nandflash數據緩存區和與非型閃存Nandflash之間的數據傳輸；

一微控制器，用于控制設備端直接存儲器訪問DMA控制器、系統存儲器訪問仲裁邏輯模塊、與非型閃存直接存儲器訪問Nandflash?DMA控制器和排序鏈表更新邏輯模塊。

2.如權利要求1所述的與非型閃存Nandflash控制器，其特征在于：所述排序表采用鏈表結構；每一物理塊均有對應的鏈表項，每一鏈表項包含兩個指針，一個指針指向當前物理塊的前一個物理塊，另一個指針指向當前物理塊的后一個物理塊。

3.如權利要求1所述的與非型閃存Nandflash控制器，其特征在于：所述與非型閃存Nandflash的物理塊被擦寫完成時，將該物理塊的擦寫次數加1并通知排序鏈表更新邏輯模塊更新排序鏈表。

4.如權利要求3所述的與非型閃存Nandflash控制器，其特征在于：所述排序鏈表的更新是指，當完成對與非型閃存Nandflash中的一個物理塊的內容擦寫后，將被擦寫的物理塊和其擦寫次數寫入排序鏈表更新邏輯模塊中的寄存器。

5.如權利要求1-4任一所述的與非型閃存Nandflash控制器，其特征在于：所述排序鏈表更新邏輯模塊，將被擦寫的物理塊從排序鏈表中刪除，刪除操作是將被檫寫物理塊的前一物理塊和后一物理塊鏈接起來；將被擦寫的物理塊插入排序鏈表中的新位置，排序鏈表更新邏輯模塊從被擦寫物理塊開始向前查找，直到查找到該被擦寫物理塊的擦寫次數大于或者等于排序鏈表中某個擦寫次數對應的物理塊，將被擦寫物理塊插入到該物理塊之后。

6.如權利要求1所述的與非型閃存Nandflash控制器，其特征在于：在系統上電時，將對與非型閃存Nandflash的物理塊按擦寫次數進行排序的排序鏈表從與非型閃存Nandflash中讀出，寫入所述排序鏈表存儲器；

系統停止工作時，將對與非型閃存Nandflash的物理塊按擦寫次數進行排序的排序鏈表，從所述排序鏈表存儲器寫回與非型閃存Nandflash中。

7.如權利要求1所述的與非型閃存Nandflash控制器，其特征在于：在使用與非型閃存Nandflash之前，對所述排序鏈表進行初始化，將與非型閃存Nandflash的物理塊的擦寫次數全部設為零，從鏈表頭到鏈表尾依次為物理塊N，N-1，N-2，…，3，2，1，并寫入與非型閃存Nandflash中約定的位置；其中，N為與非型閃存Nandflash中物理塊的總數，排序鏈表頭初始指向物理塊N，排序鏈表尾初始指向物理塊0。