[發明專利]非易失性半導體存儲裝置

有效

• 申請號: 201210021619.1
• 申請日: 2012-01-31
• 公開（公告）號: CN102629491A
• 公開（公告）日: 2012-08-08
• 發明（設計）人: 長富靖;常盤直哉
• 申請（專利權）人: 株式會社東芝
• 主分類號: G11C16/34
• 分類號: G11C16/34
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 楊曉光;于靜

1.一種非易失性半導體存儲裝置，包括：

存儲器基元陣列，其中包括多個存儲器基元；以及

被配置為控制施加于所述多個存儲器基元的電壓的控制電路，

所述控制電路被配置為向所述存儲器基元提供至少部分地為負從而擦除所述存儲器基元的保留數據的閾值電壓分布，以及為所述存儲器基元提供多種類型正閾值電壓分布，從而將多種類型數據寫入所述存儲器基元，

所述控制電路被配置為在所述存儲器基元的寫入操作中，執行：

用于為寫入對象第一存儲器基元提供多種類型正閾值電壓分布的第一寫入操作；

用于驗證是否已在所述第一存儲器基元中獲得所述多種類型正閾值電壓分布的第一寫入驗證操作；

用于為與所述第一存儲器基元鄰近的第二存儲器基元提供第一閾值電壓分布的第二寫入操作；所述第一閾值電壓分布是所述多種類型正閾值電壓分布當中的最低閾值電壓分布；以及

用于驗證是否已在所述第二存儲器基元中獲得所述第一閾值電壓分布或電壓水平大于所述第一閾值電壓分布的閾值電壓分布的第二寫入驗證操作，

以及輸出所述第一寫入驗證操作和所述第二寫入驗證操作的結果。

2.如權利要求1中所述的非易失性半導體存儲裝置，其中

所述控制電路被配置為

在相互鄰近的多個第一存儲器基元上連續地執行所述第一寫入操作和所述第一寫入驗證操作，以及

在與所述多個第一存儲器基元鄰近的第二存儲器基元上執行所述第二寫入操作和所述第二寫入驗證操作。

3.如權利要求2中所述的非易失性半導體存儲裝置，其中

所述第二寫入操作和所述第二寫入驗證操作在所述第一存儲器基元中被省略。

4.如權利要求1中所述的非易失性半導體存儲裝置，其中

所述控制電路被配置為能夠，在每次選擇所述多個第一存儲器基元中的一個存儲器基元并在其上執行所述第一寫入操作和所述第一寫入驗證操作時，分別在所述第一寫入操作和所述第一寫入驗證操作之前或之后執行所述第二寫入驗證操作。

5.如權利要求1中所述的非易失性半導體存儲裝置，其中

每個存儲器基元被配置為能夠存儲多位數據，

所述多位數據作為多個數據頁被提供給所述控制電路，以及

所述控制電路被配置為

針對所述多個數據頁中的頁，以頁為基礎在所述寫入對象第一存儲器基元上連續地執行所述第一寫入操作和所述第一寫入驗證操作，以及

在所述第一寫入操作和所述第一寫入驗證操作之前和之后在所述第二存儲基元上執行所述第二寫入操作和所述第二寫入驗證操作。

6.如權利要求2中所述的非易失性半導體存儲裝置，其中

每個存儲器基元被配置為能夠存儲多位數據，

所述多位數據作為多個數據頁被提供給所述控制電路，以及

所述控制電路被配置為

針對所述多個數據頁中的一頁，在所述寫入對象第一存儲器基元上執行所述第一寫入操作和所述第一寫入驗證操作，以及

在與用于針對一個數據頁執行每個第一寫入操作和第一寫入驗證操作的所述第一存儲器基元鄰近的所述第二存儲器基元上執行所述第二寫入操作和所述第二寫入驗證操作。

7.如權利要求2中所述的非易失性半導體存儲裝置，其中

每個存儲器基元被配置為能夠存儲多位數據，

所述多位數據作為多個數據頁被提供給所述控制電路，以及

所述控制電路被配置為

針對所述多個數據頁中的一頁，在所述寫入對象第一存儲器基元上執行所述第一寫入操作和所述第一寫入驗證操作，以及

在所述第一存儲器基元上針對第一數據頁執行所述第一寫入操作和所述第一寫入驗證操時，在執行所述第一寫入操作和所述第一寫入驗證操作之前，執行用于所述第二存儲器基元的所述第二寫入操作和所述第二寫入驗證操作，以及

在所述第一存儲器基元上針對與所述第一數據頁不同的第二數據頁執行所述第一寫入操作和所述第一寫入驗證操作時，在執行所述第一寫入操作和所述第一寫入驗證操作之前，省略用于所述第二存儲器基元的所述第二寫入操作和所述第二寫入驗證操作。

8.如權利要求1中所述的非易失性半導體存儲裝置，其中

所述控制電路在所述第一寫入驗證操作的判定結果和所述第二寫入驗證操作的判定結果均為正時，判定所述第一存儲器基元中的寫入操作已完成，并且通知該事實。