[發(fā)明專利]網(wǎng)絡(luò)特征提取裝置及方法

無效

• 申請?zhí)枺?/td>: 201210017300.1
• 申請日: 2012-01-19
• 公開（公告）號: CN102571496A
• 公開（公告）日: 2012-07-11
• 發(fā)明（設(shè)計）人: 王勇;周晴倫;陶曉玲
• 申請（專利權(quán)）人: 桂林電子科技大學(xué)
• 主分類號: H04L12/26
• 分類號: H04L12/26;H04L12/24
• 代理公司: 桂林市持衡專利商標事務(wù)所有限公司 45107
• 代理人: 歐陽波

(一)技術(shù)領(lǐng)域

本發(fā)明涉及互聯(lián)網(wǎng)管理與測量技術(shù)領(lǐng)域，具體為一種網(wǎng)絡(luò)特征提取裝置及方法。

(二)背景技術(shù)

隨著網(wǎng)絡(luò)的發(fā)展，越來越多的用戶接入互聯(lián)網(wǎng)，使互聯(lián)網(wǎng)空前的繁榮、壯大，互聯(lián)網(wǎng)成了絕大多數(shù)用戶獲取信息資源的重要場所。互聯(lián)網(wǎng)接入的計算機網(wǎng)絡(luò)規(guī)模不斷擴大、復(fù)雜性不斷增加以及異構(gòu)性越來越普遍，使得網(wǎng)絡(luò)管理越來越困難。另外，如何更有效地保護重要的信息數(shù)據(jù)、提高計算機網(wǎng)絡(luò)系統(tǒng)的安全性也成為了一個關(guān)系國家安全和社會穩(wěn)定的重要問題。以太網(wǎng)是目前計算機接入互聯(lián)網(wǎng)的主要連接方式，通過對以太網(wǎng)幀提取網(wǎng)絡(luò)管理、網(wǎng)絡(luò)安全和計費所需要的有用信息，有利于提高互聯(lián)網(wǎng)性能監(jiān)控能力。所以，網(wǎng)絡(luò)特征提取裝置是互聯(lián)網(wǎng)進行進一步網(wǎng)絡(luò)管理和安全分析的基礎(chǔ)。

目前為進行互聯(lián)網(wǎng)的管理，絕大部分都是采用軟件的方式來提取以太網(wǎng)中傳送的數(shù)據(jù)包的網(wǎng)絡(luò)特征的。此種軟件方式是通過網(wǎng)卡驅(qū)動程序、操作系統(tǒng)、應(yīng)用層等一系列層次捕獲TCP/IP數(shù)據(jù)包，結(jié)果造成捕獲數(shù)據(jù)包的延遲，無法做到線速處理TCP/IP數(shù)據(jù)包，因此軟件方式捕獲TCP/IP數(shù)據(jù)包網(wǎng)絡(luò)特征時，會有70％至90％的TCP/IP數(shù)據(jù)包無法捕獲，即使占用100％的CPU也無法保證網(wǎng)絡(luò)特征提取的速度與當(dāng)前的網(wǎng)絡(luò)速度匹配。無法實時提取以太網(wǎng)中傳輸?shù)母鱐CP/IP數(shù)據(jù)包網(wǎng)絡(luò)特征，就不能及時進行網(wǎng)絡(luò)流量統(tǒng)計、網(wǎng)絡(luò)協(xié)議分析等。另外，為了軟件的運行，至少需要一臺通用的計算機或者工控機，成本也比較高。

(三)發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種網(wǎng)絡(luò)特征提取裝置，以現(xiàn)場可編程門陣列為核心，以硬件實現(xiàn)以太網(wǎng)網(wǎng)絡(luò)特征提取，減少捕獲TCP/IP數(shù)據(jù)包的延遲。

本發(fā)明的另一目的在于提供一種網(wǎng)絡(luò)特征提取方法，采用網(wǎng)絡(luò)特征提取裝置，通過循環(huán)監(jiān)聽、接收TCP/IP數(shù)據(jù)包、提取網(wǎng)絡(luò)特征、累積組包發(fā)送，實現(xiàn)線速提取以太網(wǎng)的網(wǎng)絡(luò)特征。

本發(fā)明的網(wǎng)絡(luò)特征提取裝置，包括電源電路、時鐘電路，還有現(xiàn)場可編程門陣列、下載電路及物理芯片電路。

所述電源電路將直流電壓降壓、接入現(xiàn)場可編程門陣列和本裝置其它電路，為本裝置各電路提供工作電壓。

所述時鐘電路為本裝置提供標準時鐘信號。

所述現(xiàn)場可編程門陣列包括FPGA芯片及外圍的濾波電容、匹配電阻。FPGA芯片包括時鐘分配模塊、網(wǎng)絡(luò)特征提取模塊和以太網(wǎng)MAC模塊。FPGA芯片即現(xiàn)場可編程門陣列芯片(FPGA為英文Field?Programmable?Gate?Array?的縮寫)。MAC即媒體訪問控制(MAC為英文Media?Access?Control的縮寫)。

時鐘分配模塊與所述時鐘電路連接，根據(jù)時鐘電路的時鐘信號，時鐘分配模塊產(chǎn)生25M的時鐘信號提供給物理芯片電路。時鐘分配模塊接入網(wǎng)絡(luò)特征提取模塊，以太網(wǎng)MAC模塊連接網(wǎng)絡(luò)特征提取模塊和物理芯片電路。時鐘分配模塊給以太網(wǎng)MAC模塊、網(wǎng)絡(luò)特征提取模塊、物理芯片電路提供時鐘信號。

所述時鐘電路為有源晶振。

FPGA芯片中的以太網(wǎng)MAC模塊含有MAC主模塊及與之連接的接收模塊、發(fā)送模塊、接收緩沖區(qū)和發(fā)送緩沖區(qū)，接收模塊連接接收緩沖區(qū)，發(fā)送模塊連接發(fā)送緩沖區(qū)。MAC主模塊通過接收模塊和發(fā)送模塊與物理芯片電路連接，所述接收模塊的各引腳為接收時鐘信號引腳、接收數(shù)據(jù)有效信號引腳、接收數(shù)據(jù)引腳和接收錯誤信號引腳，所述發(fā)送模塊的各引腳為發(fā)送時鐘信號引腳、發(fā)送有效信號引腳、發(fā)送數(shù)據(jù)引腳和發(fā)送錯誤信號引腳。

所述物理芯片電路包括以太網(wǎng)物理芯片，集成連接器以及外圍器件。其中以太網(wǎng)物理芯片支持標準的CSMA/CD(載波監(jiān)聽和沖突檢測)10M、100M以太網(wǎng)，還支持IEEE802.3u定義的全雙工的100M的快速以太網(wǎng)；以太網(wǎng)物理芯片包括跳線和上拉電阻，跳線用于選擇以太網(wǎng)物理芯片接口的工作模式及發(fā)送數(shù)據(jù)時，信號的轉(zhuǎn)換率(Slew?rate)的快慢。以太網(wǎng)物理芯片通過MII接口，即介質(zhì)無關(guān)接口(英文為Medium?Independent?Interface)與FPGA芯片連接。集成連接器集成了網(wǎng)絡(luò)變壓器、顯示燈，支持ADSL?Modem，集線器，路由器，交換機等應(yīng)用。以太網(wǎng)物理芯片經(jīng)集成連接器與以太網(wǎng)連接。外圍器件包括信號匹配電阻、配置電阻，數(shù)字電源(+3.3V)和模擬電源(+3.3VA)的濾波電容以及隔離數(shù)字電源和模擬電源的磁珠。

本裝置的現(xiàn)場可編程門陣列連接2～8個物理芯片電路，即本裝置有2～8個網(wǎng)絡(luò)接口。各物理芯片電路的集成連接器連接局域網(wǎng)的主干線或主干交換機、或者局域網(wǎng)的出口線或出口路由器，并且連接網(wǎng)絡(luò)管理設(shè)備。