[發(fā)明專利]利用集成電阻測(cè)量多芯片埋置型封裝芯片接面溫度的方法有效
| 申請(qǐng)?zhí)枺?/td> | 201210015989.4 | 申請(qǐng)日: | 2012-01-18 |
| 公開(公告)號(hào): | CN102593024A | 公開(公告)日: | 2012-07-18 |
| 發(fā)明(設(shè)計(jì))人: | 湯佳杰;羅樂;徐高衛(wèi);陳驍 | 申請(qǐng)(專利權(quán))人: | 中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所 |
| 主分類號(hào): | H01L21/66 | 分類號(hào): | H01L21/66;G01K7/22 |
| 代理公司: | 上海智信專利代理有限公司 31002 | 代理人: | 潘振甦 |
| 地址: | 200050 *** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 利用 集成 電阻 測(cè)量 芯片 埋置型 封裝 溫度 方法 | ||
1.一種利用集成電阻測(cè)量埋置型封裝芯片接面溫度的方法,其特征在于所述的接面溫度是指埋置芯片和沉底接面間的溫度,在芯片接面即襯底上的埋置槽中制造集成熱敏電阻,利用熱敏電阻的阻值隨溫度變化的特性來測(cè)量芯片接面溫度,熱敏電阻種類根據(jù)需要、性能和成本進(jìn)行選擇:
(1)制造半導(dǎo)體電阻就在埋置槽中擴(kuò)散或注入離子;
(2)制造薄膜電阻,先在襯底上形成一層氧化層,然后淀積電阻材料,光刻腐蝕形成電阻圖形和金屬布線;在此過程中,電阻的引腳需通過布線引出埋置槽以便在芯片埋入后,然后再在襯底表面形成一層鈍化層,保護(hù)電阻不受外界影響;通過光刻腐蝕開出焊盤窗口;測(cè)量前,先對(duì)熱敏電阻做溫度標(biāo)定,在30~120℃區(qū)間作出溫度-阻值特性曲線。測(cè)量時(shí),先熱敏電阻焊盤連接到測(cè)試儀器上測(cè)電阻,芯片上的發(fā)熱結(jié)構(gòu)連到電流或電壓表上;然后,將測(cè)試樣品放入恒溫箱內(nèi),使埋置入埋置槽的芯片上的發(fā)熱結(jié)構(gòu)以一定功率發(fā)熱,待溫度穩(wěn)定后測(cè)量電阻值,從而根據(jù)溫度-阻值特性曲線推算出接面溫度值。
2.按權(quán)利要求1所述的方法,其特征在于具體步驟是:
(a)在硅片上制備埋置槽
通過濕法或深反應(yīng)離子刻蝕方法在硅片(101)上形成等同于芯片厚度的埋置槽(102);
(b)淀積氧化層或鈍化層
在硅片(101)正面使用熱氧化或CVD淀積一層氧化層或鈍化層(200),用于隔離硅襯底(101);
(c)沉積薄膜電阻材料
在硅片(101)表面使用濺射或蒸發(fā)沉積一層熱敏電阻薄膜(201);
(d)形成電阻圖形陣列
利用噴膠光刻顯影腐蝕出電阻圖形(103)陣列;
(e)沉積金屬層
使用濺射或蒸發(fā)沉積一層金屬布線層(202);
(f)形成布線圖形
噴膠光刻顯影后腐蝕金屬布線層形成布線圖形(104);
(g)沉積導(dǎo)熱絕緣層
使用PVD或CVD沉積一層導(dǎo)熱絕緣層(105);
(h)形成焊盤窗口并埋置硅片
①利用噴膠光刻在鈍化層上形成焊盤窗口(300)使金屬布線(104)暴露;
②將硅片(106)埋置入埋置槽(102)中;
(i)測(cè)量前,溫度標(biāo)定熱敏電阻做
①在30~120℃區(qū)間,每隔一定溫度測(cè)量一次電阻值;
②作出溫度-阻值特性曲線;
(j)測(cè)量時(shí),使芯片上的發(fā)熱結(jié)構(gòu)發(fā)熱,測(cè)定熱敏電阻阻值
①先熱敏電阻焊盤連接到測(cè)試儀器上測(cè)電阻,芯片上的發(fā)熱結(jié)構(gòu)連到電流或電壓表上;
②將測(cè)試樣品放入恒溫箱內(nèi),使埋置入埋置槽的芯片上的發(fā)熱結(jié)構(gòu)以一定的功率發(fā)熱,待溫度穩(wěn)定后測(cè)量電阻值;
(h)根據(jù)溫度-阻值特性曲線推算出接面溫度值。
3.按權(quán)利要求2所述的方法,其特征在于:
1)步驟(a)中所述的芯片厚度>100μm;
2)步驟(b)中所述的氧化層或鈍化層厚度為1-2μm;
3)步驟(c)中所述的熱敏電阻薄膜厚度為1000-3000;
4)步驟(e)中所述的金屬布線層厚度為1000-3000;
5)步驟(g)中所述的導(dǎo)熱絕緣層厚度為1-2μm;
6)步驟(i)中所述的電阻值標(biāo)定的溫度間隔為5-10℃。
4.按權(quán)利要求1或2所述的方法,其特征在于所述的薄膜電阻包括半導(dǎo)體擴(kuò)散電阻。
5.按權(quán)利要求2所述的方法,其特征在于鈍化層或氧化層將集成電阻引線與襯底和埋置芯片隔離。
6.按權(quán)利要求2所述的方法,其特征在于金屬布線將槽底的電阻焊盤引出。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所,未經(jīng)中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210015989.4/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 企業(yè)應(yīng)用集成平臺(tái)構(gòu)建方法和體系結(jié)構(gòu)
- 竹集成材折疊椅
- 高精密集成化油路板
- 一種多指標(biāo)集成試劑并行檢測(cè)任意組合集成器
- 一種多指標(biāo)集成試劑并行檢測(cè)任意組合集成器
- 一種基于響應(yīng)的高并發(fā)輕量級(jí)數(shù)據(jù)集成架構(gòu)的實(shí)現(xiàn)方法及其系統(tǒng)
- 基于測(cè)試流程改進(jìn)的系統(tǒng)集成方法及裝置
- 一種數(shù)據(jù)映射集成的方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)
- 一種便捷式電器置換集成灶
- 分體式集成灶用穿線裝置
- 測(cè)量設(shè)備、測(cè)量系統(tǒng)及測(cè)量方法
- 測(cè)量裝置、測(cè)量配件和測(cè)量方法
- 測(cè)量尺的測(cè)量組件及測(cè)量尺
- 測(cè)量輔助裝置、測(cè)量裝置和測(cè)量系統(tǒng)
- 測(cè)量觸頭、測(cè)量組件和測(cè)量裝置
- 測(cè)量觸頭、測(cè)量組件和測(cè)量裝置
- 測(cè)量容器、測(cè)量系統(tǒng)及測(cè)量方法
- 測(cè)量裝置、測(cè)量系統(tǒng)、測(cè)量程序以及測(cè)量方法
- 測(cè)量裝置、測(cè)量系統(tǒng)及測(cè)量方法
- 測(cè)量電路、測(cè)量方法及測(cè)量設(shè)備





