[發明專利]利用集成pn結測量多芯片埋置型封裝芯片接面溫度的方法

有效

• 申請號: 201210015978.6
• 申請日: 2012-01-18
• 公開（公告）號: CN102610539A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 湯佳杰;羅樂;徐高衛;陳驍
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H01L21/66
• 分類號: H01L21/66;G01K7/01
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 潘振甦

1.一種利用集成pn結測量多芯片埋置型封裝芯片接面溫度的方法，其特征在于所述的接面溫度是指埋置芯片和襯底接面間的溫度，所述的方法是在芯片接面即襯底上的埋置槽中分別摻雜磷和硼，利用pn結的導通電壓隨溫度變化的特性來測量芯片接面溫度；根據需要選擇并控制摻雜劑量和結深；先在襯底上埋置槽內光刻出p型摻雜區并摻雜硼，然后再光刻形成n+摻雜區并摻雜磷，然后淀積金屬，光刻腐蝕形成引線焊盤和金屬布線；通過控制摻雜劑量和結深調節線性測溫范圍；通過pn結陣列實時獲取芯片接面溫度和熱分布情況；在此過程中，pn結的引腳需通過布線引出埋置槽以便在芯片埋入后，仍不影響pn結的外連；然后再在襯底表明形成一層鈍化層，以形成pn結與埋置芯片粘結材料的隔離；通過光刻腐蝕開出焊盤窗口，先標定pn結電壓-溫度特性，然后進行芯片接面的溫度。

2.按權利要求1所述的方法，其特征在于具體步驟是：

(a)在硅片上制備埋置槽

通過濕法或深反應離子刻蝕在硅片(101)上形成等同于芯片厚度的埋置槽(102)；

(b)淀積氧化層

在硅片(101)正面使用熱氧化或CVD淀積一層氧化層(200)，作為掩模；

(c)形成p區

①在硅片埋置槽(102)底部使用光刻腐蝕形成P區窗口；

②并使用擴散或離子注入的方法摻雜硼形成p區(103)，再分布(1100℃以上)達到一定結深，如果采用離子注入，需退火，然后形成一層氧化層；

(d)形成n⁺區并形成引線窗口

①使用光刻腐蝕形成n⁺區窗口并使用擴散或離子注入的方法摻雜磷形成n⁺區(104)，再分布或退火達到一定結深，同時形成一層氧化層；

②腐蝕出p區和n⁺區處的引線窗口；

(e)沉積金屬層

使用濺射或蒸發沉積一層金屬層，金屬層(201)由TiW和Au組成；

(f)形成布線圖形

噴膠光刻顯影后腐蝕金屬層形成布線圖形(105)；

(g)沉積鈍化層

使用PVD或CVD沉積一層鈍化層(106)；

(h)形成焊盤窗口和埋置硅片

①利用噴膠光刻在鈍化層上形成焊盤窗口(107)，使金屬布線(104)暴露；

②將硅片(108)埋置入埋置槽(102)中；

(i)標定pn結陣列的電壓-溫度特性

①將制備好的樣品放在烘箱或熱板內，在25℃～100℃范圍內，每隔10℃通1mA的小電流，測量一次電壓；

②然后畫出pn結陣列的電壓-溫度特性線；

(j)芯片接面的測試

①在烘箱內保持一定溫度，利用埋置硅片上的發熱結構通電發熱；

②每隔5分鐘，通1mA小電流測量pn結電壓，待30分鐘)穩定后，記錄下電壓值；

③根據pn結電壓-溫度特性線，算出芯片接面溫度。

3.按權利要求2所述的方法，其特征在于：

①步驟(a)中所述的芯片厚度＞100μm；

②步驟(b)中所述的氧化層厚度為1-2μm；

③步驟(c)中所述的摻硼濃度為10¹⁶/cm³；

④步驟(c)中所述的形成氧化層厚度為

⑤步驟(d)中所述的摻磷濃度為10¹⁹/cm³；

⑥步驟(e)中所述的金屬層中TiW層厚度為Au層厚度為

⑦步驟(g)中所述的鈍化層厚度為1-2μm；

⑧步驟(j)中所述的溫度為25℃。

4.按權利要求1或2所述的方法，其特征在于所述pn結陣列位于埋置槽底部。

5.按權利要求2所述的方法，其特征在于鈍化層或氧化層將pn結引線與襯底和埋置芯片隔離。