[發明專利]具有準同軸電纜結構的隧穿晶體管及其形成方法

有效

• 申請號: 201210015260.7
• 申請日: 2012-01-17
• 公開（公告）號: CN102569405A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 崔寧;梁仁榮;王敬;許軍
• 申請（專利權）人: 清華大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

技術領域

本發明涉及半導體設計和制造技術領域，特別涉及一種具有準同軸電纜結構的隧穿晶體管及其形成方法。

背景技術

長期以來，為了獲得更高的芯片密度、更快的工作速度以及更低的功耗。金屬-氧化物-半導體場效應晶體管(MOSFET)的特征尺寸一直遵循著所謂的摩爾定律(Moore’slaw)不斷按比例縮小，其工作速度越來越快。當前已經進入到了納米尺度的范圍。然而，隨之而來的一個嚴重的挑戰是出現了短溝道效應，例如亞閾值電壓下跌(Vtroll-off)、漏極引起勢壘降低(DIBL)、源漏穿通(punch?through)等現象，使得器件的關態泄漏電流顯著增大，從而導致性能發生惡化。

當前，為了減小短溝道效應帶來的負面影響，人們提出了各種各樣的改進措施，其中尤為突出的是隧穿場效應晶體管(tunneling?field?effect?transistor，TFET)。由于MOSFET器件處在亞閾值狀態時，器件為弱反型，此時熱電子發射為主要的導電機制，因此，在室溫下MOSFET的亞閾值斜率受限于60mV/dec。相對于傳統的MOSFET而言，一方面，因為隧穿場效應晶體管器件的有源區本質上為隧穿結，因此，隧穿場效應晶體管具有更弱的甚至沒有短溝道效應；同時，隧穿場效應晶體管的主要電流機制為帶-帶隧穿(band-to-band?tunneling)，在亞閾值區以及飽和區漏極電流與外加的柵源電壓呈指數關系，因此隧穿場效應晶體管具有更低的亞閾值斜率，并且電流幾乎不受溫度的影響。

隧穿場效應晶體管的制備工藝與傳統的互補型金屬-氧化物-半導體場效應晶體管(CMOSFET)工藝相兼容。TFET晶體管的結構是基于金屬-氧化物-半導體柵控的p-i-n二極管，如圖1所示，為現有技術中一個典型的n型溝道TFET。具體地，N型溝道TFET包含一個P型摻雜的源區1000’和一個N型摻雜的漏區2000’，源區和漏區之間被一個溝道區3000’所隔離開，柵堆疊4000’包含一個位于溝道區上方的柵介質層和一個柵電極。

在TFET器件的關閉狀態，即沒有施加柵壓時，源區1000’和漏區2000’之間形成的結為反向偏置的二極管，而由反向偏置二極管建立的勢壘大于通常互補型MOSFET所建立的勢壘，因此，這就導致了即使溝道長度非常短的時候TFET器件的亞閾值泄漏電流和直接隧穿電流大大降低。當對TFET的柵極施加電壓，在場效應的作用下器件的溝道區3000’產生一個電子的通道，一旦溝道中的電子濃度發生簡并，那么在源區1000’和溝道區3000’之間就會形成一個隧穿結，隧穿產生的隧穿電流通過這個隧穿結。從能帶的角度來看，這種基于柵控P-I-N二極管結構的隧穿場效應晶體管是通過控制柵極電壓來調節源區1000’和溝道區3000’之間所形成的PN結的隧道長度。

現有的TFET器件的缺點在于：隨著TFET器件的特征尺寸的縮小，源區和溝道區之間水平隧穿的截面積減小，導致TFET器件性能降低；另外，現有的水平結構的TFET器件制約了其集成度的進一步提高。

發明內容

本發明的目的旨在至少解決上述技術缺陷之一，特別是解決或避免出現TFET器件的上述缺點。

為達到上述目的，本發明一方面提出一種具有準同軸電纜結構的隧穿晶體管，其特征在于，包括：具有第一摻雜類型的半導體襯底，所述半導體襯底為源區或漏區；形成在所述半導體襯底上的具有第二摻雜類型的垂直半導體柱，所述半導體柱為漏區或源區；形成在所述半導體襯底上、環繞所述半導體柱側壁的溝道區；和形成在所述半導體襯底上、環繞所述溝道區側壁的柵結構。

在本發明的一個實施例中，所述半導體柱的材料包括：Ge、SiGe、或者III-V族材料中的一種，這些半導體材料不僅可以形成異質結，而且禁帶寬度小，有利于增大TFET的隧穿概率。

在本發明的一個實施例中，所述溝道區為外延形成，所述溝道區的厚度小于10nm，從而可以有效地減小TFET的隧穿路徑。

在本發明的一個實施例中，所述溝道區的頂部低于所述半導體柱的頂部，所述柵結構的頂部低于或平齊于所述溝道區的頂部，通過將TFET的源區和柵極頂部設置在不同的水平面，以避免位于源區和柵極頂部的通孔(即源區接觸和柵極接觸)相互連接，有利于降低制造源區接觸和柵極接觸的工藝難度。