[發(fā)明專(zhuān)利]一種利用上掩膜實(shí)現(xiàn)高性能銅互連的方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210014964.2
• 申請(qǐng)日: 2012-01-18
• 公開(kāi)（公告）號(hào): CN102569177A
• 公開(kāi)（公告）日: 2012-07-11
• 發(fā)明（設(shè)計(jì)）人: 張亮;姬峰;胡友存;李磊;陳玉文
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海華力微電子有限公司
• 主分類(lèi)號(hào): H01L21/768
• 分類(lèi)號(hào): H01L21/768
• 代理公司: 上海新天專(zhuān)利代理有限公司 31213
• 代理人: 王敏杰

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其是一種利用上掩膜實(shí)現(xiàn)高性能銅互連的方法。

背景技術(shù)

在半導(dǎo)體集成電路工業(yè)中，高性能的集成電路芯片需要高性能的后段電學(xué)連接。金屬銅由于它的低電阻率特性，在先進(jìn)集成電路芯片中得到了越來(lái)越廣泛的應(yīng)用。從鋁線(xiàn)到銅線(xiàn)，材料的改變帶來(lái)了電阻率的巨大降低。隨著集成電路技術(shù)的進(jìn)步，芯片復(fù)雜程度的增加，這意味著芯片內(nèi)的后段互連線(xiàn)的電阻成為性能的瓶頸之一。如何有效地降低電阻，成為后段互連的一個(gè)重要研究課題。

從電阻公式，我們可以得到一些啟發(fā)：

????????????????????????????????????????????????

（上圖公式中，R代表電阻，ρ代表材料的電阻率，L代表導(dǎo)線(xiàn)長(zhǎng)度，W代表互連線(xiàn)寬度，H代表互連線(xiàn)的厚度。）隨著芯片尺寸的縮小，密度的提高和芯片復(fù)雜度的提高，互連線(xiàn)的寬度不斷減小，互連線(xiàn)的總長(zhǎng)度L也無(wú)可避免的增大的。可以減少電阻的因素只剩下電阻率和厚度了。而從鋁互連切換到銅互連，就是降低互連線(xiàn)的電阻率從而實(shí)現(xiàn)總體電阻的降低的。而對(duì)于同種材料而言，其電阻率基本是一定的。因此，可以用于降低高端銅互連線(xiàn)的電阻的唯一因素就只有提高互連線(xiàn)的厚度H了。為了更準(zhǔn)確的表征厚度對(duì)電阻的影響，半導(dǎo)體技術(shù)中采用方塊電阻（sheet?resistance，也叫薄層電阻，計(jì)算公式為Rs=ρ/H?，R=Rs*L/W）來(lái)表征。這樣對(duì)于相同工藝的不同形狀的互連線(xiàn)，方塊電阻能精確的表征出厚度對(duì)電阻的影響，而不受導(dǎo)線(xiàn)長(zhǎng)度和寬度的影響。

???事實(shí)上，由于金屬填充工藝和刻蝕工藝的限制，嵌入式的銅互連結(jié)構(gòu)要成功實(shí)現(xiàn)，其基本工藝條件要求高寬比不能過(guò)大，即對(duì)于某一寬度的銅互連線(xiàn)，其厚度不能太厚。因?yàn)楹穸忍瘢馕吨鴾喜劢Y(jié)構(gòu)深度很大，將不利于刻蝕工藝控制蝕刻的形貌和尺寸，而金屬填充工藝也比較難完成完全填充，這樣反而會(huì)增大電阻，降低互連的可靠性，帶來(lái)非常不利的影響。因此不可能無(wú)限制的增大互連線(xiàn)的整體厚度來(lái)降低電阻。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有的后段電學(xué)連接結(jié)構(gòu)存在的上述問(wèn)題，本發(fā)明提供一種利用上掩膜實(shí)現(xiàn)高性能銅互連的方法。

本發(fā)明解決技術(shù)問(wèn)題所采用的技術(shù)手段為：

一種利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，包括一存在金屬互連層的半導(dǎo)體基底，其中，包括如下具體步驟：

步驟a、于所述半導(dǎo)體基底的金屬互連層上形成一復(fù)合結(jié)構(gòu)，所述復(fù)合結(jié)構(gòu)由下到上依次是刻蝕停止層、介質(zhì)層、上覆層、刻蝕調(diào)整層和掩膜層，所述刻蝕調(diào)整層為氧化硅薄膜；

步驟b、對(duì)所述復(fù)合結(jié)構(gòu)進(jìn)行刻蝕，于所述掩膜層形成金屬互聯(lián)結(jié)構(gòu)的圖案并使刻蝕停止于所述刻蝕調(diào)整層；

步驟c、于所述金屬互聯(lián)結(jié)構(gòu)圖案中，將預(yù)定需要加深的區(qū)域的所述刻蝕調(diào)整層去除；

步驟d、于所述金屬互連結(jié)構(gòu)圖案中預(yù)定形成通孔的位置進(jìn)行光刻和部分刻蝕，使所述復(fù)合結(jié)構(gòu)上形成預(yù)定深度的通孔圖案；

步驟e、對(duì)所述復(fù)合結(jié)構(gòu)進(jìn)行刻蝕，以形成所述金屬互聯(lián)結(jié)構(gòu)圖案勾勒的溝槽與通孔；

步驟f、于所述溝槽和通孔內(nèi)鑲嵌金屬，使所述金屬充滿(mǎn)所述溝槽和通孔；

步驟g、平整所述復(fù)合結(jié)構(gòu)表面。

上述利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，其中，所述刻蝕停止層為摻氮碳化硅層。

上述利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，其中，所述介質(zhì)層的相對(duì)介電常數(shù)為2?-?4.2。

上述利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，其中，所述上覆層為氧化硅層。

上述利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，其中，所述氧化硅薄膜的形成方法為化學(xué)汽相沉積。

上述利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，其中，所述掩膜層為氮化鈦金屬層。

上述利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，其中，所述步驟b中刻蝕所述復(fù)合結(jié)構(gòu)地方法為：利用光刻將所述金屬互聯(lián)結(jié)構(gòu)圖案轉(zhuǎn)移至所述掩膜層，刻蝕去除所述金屬互聯(lián)結(jié)構(gòu)圖案內(nèi)的掩膜層。

上述利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，其中，所述步驟c中去除所述刻蝕調(diào)整層的方法為：利用一預(yù)定義光罩，刻蝕所述預(yù)訂需要加深的區(qū)域的所述刻蝕調(diào)整層，刻蝕方式為等離子體干法刻蝕，所述刻蝕停止于所述上覆層。

上述利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，其中，所述步驟f中，鑲嵌的金屬為銅。

上述利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，其中，所述步驟g中平整所述復(fù)合結(jié)構(gòu)表面的方法為化學(xué)機(jī)械研磨。

上述利用上掩膜實(shí)現(xiàn)高性能銅互連的方法，其中，所述摻氮碳化硅層的形成方法為化學(xué)汽相沉積。