[發明專利]CMOS圖像傳感器的像素單元及其制作方法

有效

• 申請號: 201210014840.4
• 申請日: 2012-01-17
• 公開（公告）號: CN102544041A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 曹中祥;吳南健;周楊帆;李全良
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

1.一種CMOS圖像傳感器的像素單元，包括單晶硅襯底、在該單晶硅襯底內設置的淺槽隔離區、在該淺槽隔離區之間設置的轉移晶體管和掩埋型感光二極管，其特征在于，所述轉移晶體管包含閾值電壓調節區。

2.根據權利要求1所述的CMOS圖像傳感器的像素單元，其特征在于，所述單晶硅襯底采用P型的襯底硅片或P型外延薄膜硅片；所述閾值電壓調節區的導電類型為P型。

3.根據權利要求1或2所述的CMOS圖像傳感器的像素單元，其特征在于，所述轉移晶體管的閾值電壓調節區內含有雜質，該雜質在沿溝道長度方向上具有不同的濃度分布，具體為：在靠近掩埋型感光二極管一側的閾值調節區的雜質濃度高于在靠近轉移晶體管漏極浮空擴散區一側的閾值電壓調節區雜質濃度。

4.根據權利要求1或2所述的CMOS圖像傳感器的像素單元，其特征在于，所述轉移晶體管的閾值電壓調節區位于轉移晶體管柵極及其柵介質層下方，一部分與掩埋型感光二極管的表面摻雜區相連接，另一部分與位于轉移晶體管漏極的浮空擴散區相連接；其中位于掩埋型感光二極管一側的閾值電壓調節區與掩埋型感光二極管埋層區摻雜上方部分重疊，重疊部分的長度為0.0～0.35μm。

5.一種制作權利要求1至4中任一項所述的CMOS圖像傳感器的像素單元的方法，其特征在于，包括：

步驟1：提供單晶硅半導體襯底，并在該單晶硅半導體襯底內形成轉移晶體管和掩埋型感光二極管的淺槽隔離區；

步驟2：形成閾值電壓調節區第一次離子注入區；

步驟3：形成閾值電壓調節區第二次離子注入區；

步驟4：形成掩埋型感光二極管的埋層注入區；

步驟5：形成轉移晶體管柵介質層和柵極；

步驟6：形成轉移晶體管漏極的輕摻雜區和重摻雜區，所述轉移晶體管的輕摻雜區和重摻雜區與相鄰的淺槽隔離區以及轉移晶體管閾值電壓調節區相連接；

步驟7：形成掩埋型感光二極管的表面摻雜區。

6.根據權利要求5所述的制作CMOS圖像傳感器的像素單元的方法，其特征在于，所述單晶硅襯底采用P型的襯底硅片或P型外延薄膜硅片，所述掩埋型感光二極管埋層摻雜區導電類型為N型；所述閾值電壓調節區第一次離子注入區及第二次離子注入區導電類型為P型；所述掩埋型感光二極管表面摻雜區導電類型為P型。

7.根據權利要求5所述的制作CMOS圖像傳感器的像素單元的方法，其特征在于，所述閾值電壓調節區第一次離子注入區和第二次離子注入區采用相同注入劑量和注入能量的離子注入，或者采用不同的入劑量和注入能量的離子注入；所述閾值電壓調節區第一次離子注入區和第二次離子注入區P型雜質注入的劑量范圍為5.0E11～1.0E13，采用注入能量為2～30kev的硼或注入能量為10～55kev的BF₂。

8.根據權利要求5所述的制作CMOS圖像傳感器的像素單元的方法，其特征在于，所述閾值電壓調節區第一次離子注入區一部分位于掩埋型感光二極管的埋層摻雜區域上方，并全部覆蓋，另一部分與轉移晶體管的柵極及其柵介質層下方部分重疊，重疊部分的長度為0.0～0.5μm。

9.根據權利要求5所述的制作CMOS圖像傳感器的像素單元的方法，其特征在于，所述閾值電壓調節區第二次離子注入區完全覆蓋柵極及其柵介質層下方，與閾值電壓調節區第一次離子注入區部分重疊，重疊部分長度為0.0～0.5μm，由于閾值電壓調節區內第一次離子注入區與第二次離子注入區重疊部分進行了兩次離子注入，因此在閾值電壓調節區內所述重疊部分雜質濃度最高。

10.根據權利要求5所述的制作CMOS圖像傳感器的像素單元的方法，其特征在于，所述掩埋型感光二極管的埋層摻雜區與柵極及其柵介質層下方部分重疊，重疊部分長度為0.0～0.35μm。

11.根據權利要求5所述的制作CMOS圖像傳感器的像素單元的方法，其特征在于，所述掩埋型感光二極管的埋層摻雜區采用離子注入技術注入劑量為5.0E11～1.0E13的N型雜質形成，采用注入能量為50～350kev的砷或注入能量為30～250kev的磷。