[發明專利]一種處理器芯片仿真器

有效

• 申請號: 201210010278.8
• 申請日: 2012-01-13
• 公開（公告）號: CN103207823A
• 公開（公告）日: 2013-07-17
• 發明（設計）人: 許國泰
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種處理器芯片仿真器，其特征在于，包括：

仿真芯片，存儲器，管理模塊和監控模塊；所述仿真芯片內包含產品處理器芯片的處理器核、功能模塊、所有寄存器和接口，以及用于實現仿真調試功能額外增加的多個寄存器；

所述管理模塊通過第一標準數據/地址總線與仿真芯片連接；所述管理模塊通過第二標準數據/地址總線與存儲器連接；所述管理模塊通過第三標準數據/地址總線與監控模塊連接；

所述仿真芯片在運行模式和監控模式下，能讀寫除所述用于實現仿真調試功能額外增加的寄存器以外的其所具有的所有寄存器，只有在監控模式下，仿真芯片才能讀寫所述用于實現仿真調試功能額外增加的多個寄存器；

所述用于實現仿真調試功能額外增加的寄存器的地址與產品處理器芯片寄存器地址不重疊，在監控模式下，仿真芯片通過執行與訪問產品處理器芯片寄存器相同，但目標寄存器地址不同的程序語句來訪問所述用于實現仿真調試功能額外增加的寄存器。

2.如權利要求1所述的仿真器，其特征在于：所述存儲器包含用戶程序區和用戶數據區，分別用于存儲用戶程序和用戶數據。

3.如權利要求1所述的仿真器，其特征在于：所述監控模塊包含監控程序區和監控數據區，分別用于存儲監控程序和監控數據。

4.如權利要求1所述的仿真器，其特征在于：所述管理模塊，用于管理控制所述仿真器的工作；在運行模式下，管理模塊內與仿真芯片連接的第一標準數據/地址總線直接和管理模塊內與存儲器連接的第二標準數據/地址總線對接；在監控模式下，管理模塊內與仿真芯片連接的第一標準數據/地址總線直接和管理模塊內與監控模塊連接的第三標準數據/地址總線對接。