[發明專利]碳化硅半導體器件

無效

• 申請號: 201210009800.0
• 申請日: 2012-01-13
• 公開（公告）號: CN102629625A
• 公開（公告）日: 2012-08-08
• 發明（設計）人: 宮原真一朗;高谷秀史;杉本雅裕;渡邊行彥;副島成雅;石川剛
• 申請（專利權）人: 株式會社電裝;豐田自動車株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;夏青

技術領域

本發明涉及一種包括溝槽的碳化硅(在下文中，稱為SiC)半導體器件。

背景技術

常規地，SiC半導體器件包括在SiC半導體襯底中形成的諸如金屬氧化物半導體場效應晶體管(MOSFET)的半導體元件以及結型場晶體管(J-FET))，并且所述半導體元件具有溝槽柵極結構。例如，JP-A-2006-156962(與US?2006/0097268?A1對應)公開了一種包括N⁺-型襯底的SiC半導體器件，所述N⁺-型襯底相對于(0001)平面具有偏移角并具有沿<11-20>方向的偏移方向。在N⁺-型襯底上，以如下順序外延生長N^--型漂移層、P⁺-型基極區以及N⁺-型源極區以形成SiC半導體襯底，并且在SiC半導體襯底中設置有溝槽。

具體而言，溝槽被設置為從SiC半導體襯底的主表面通過N⁺-型源極區和P⁺-型基極區到N^--型漂移層。在溝槽的內壁上，形成溝道層。此外，氧化物層形成為覆蓋溝道層以及部分N⁺-型源極區。在位于溝槽中的氧化物層的表面的一部分上，形成由多晶硅或金屬制成的柵極電極以填充溝槽。

在與SiC半導體襯底的設置了溝槽的部分不同的部分處，設置接觸溝槽。接觸溝槽穿透N⁺-型源極區到P⁺-型基極區。在接觸溝槽中，形成與P⁺-型基極區和N⁺-型源極區電耦合的源極。在SiC半導體襯底的背表面上，形成漏極電極。

N^--型漂移層、P⁺-型基極區以及N⁺-型源極區繼承(inherit)了SiC襯底的表面狀態。因此，SiC半導體襯底作為整體具有相對于(0001)平面的偏移角并具有沿<11-20>方向的偏移方向。

當預定的柵極電壓被施加到SiC半導體器件的柵極電極時，在溝道層中形成溝道區，并且電流在源極電極和漏極電極之間流動。由于溝道層沿溝槽的側壁形成，從而溝道區的平面方向與溝槽的平面方向相同。從遷移率的觀點和柵極電壓的閾值電壓Vt來看，優選溝道區的平面方向為{11-20}平面。因此，在上述半導體器件中，溝槽例如沿<-1100>方向延伸，使得側壁沿{11-20}平面設置。即，溝槽沿相對于偏移方向的內角為90度的方向延伸。

然而，在上述SiC半導體器件中，溝槽的側壁通常與SiC半導體襯底的表面不垂直，并且溝槽具有其中開口端部分比底部具有更大的面積的錐形形狀。由于SiC半導體襯底具有偏移角，從而溝槽的與溝槽的延伸方向平行延伸的相對側壁具有不同平面方向。換言之，位于沿偏移方向的上游側上的溝槽的側壁與(0001)平面之間的角度與位于沿偏移方向的下游側上的溝槽的側壁與(0001)平面之間的角度不同。

在圖8中所示的SiC半導體襯底中，溝槽沿相對于偏移方向的內角為90度的方向延伸。圖8中所示的SiC半導體襯底相對于(0001)平面具有4度的偏移角并且具有沿<11-20>方向的偏移方向。

如圖8所示，當溝槽J2的側壁J2a、J2b與SiC半導體襯底J1的表面之間的內角(錐形角)為87度時，由于偏移角為4度，所以溝槽J2的位于沿偏移方向的上游側上的側壁J2a(在下文中，稱為上游側壁J2a)與(0001)平面之間的角度為91度。另一方面，溝槽J2的位于沿偏移方向的下游側上的側壁J2b(在下文中，稱為下游側壁J2b)與(0001)平面之間的角度為83度。換言之，上游側壁J2a與(0001)平面之間的角度和下游側壁J2b與(0001)平面之間的角度彼此不同。由于沿上游側壁J2a形成的溝道區的平面方向與沿下游側壁J2b形成的溝道區的平面方向彼此有8度的差，從而產生電流的不平衡，并且可能損壞SiC半導體器件。

盡管上述半導體器件包括在具有相對于(0001)平面的偏移角的SiC半導體襯底中設置的溝槽，然而在包括具有相對于(000-1)平面的偏移角的SiC半導體襯底中設置的溝槽的SiC半導體器件中也產生類似問題。

發明內容

考慮到上述問題，本發明的一個目的是提供一種碳化硅半導體器件，其中能夠限制溝槽的沿溝槽的延伸方向延伸的相對側壁之間的平面方向的差異。