[發明專利]協調多個電路中的性能參數

有效

• 申請號: 201210009456.5
• 申請日: 2012-01-13
• 公開（公告）號: CN102692991A
• 公開（公告）日: 2012-09-26
• 發明（設計）人: E·P·麥克尼吉;T·J·米利特;J·P·德塞里
• 申請（專利權）人: 蘋果公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 鄒姍姍

1.一種協調性能參數的方法，包括：

接收用以改變電路的狀態的請求，其中所述電路包括第一性能域和第二性能域；

基于所述請求，將用于所述第一性能域的第一時鐘的第一頻率修改為第一修改頻率；以及

基于所述請求，將用于所述第二性能域的第二時鐘的第二頻率修改為第二修改頻率，其中所述第二修改頻率獨立于所述第一修改頻率。

2.根據權利要求1所述的方法，其中，接收所述請求包括確定性能狀態指示已經存儲在寄存器中。

3.根據權利要求1所述的方法，還包括：接收識別第一性能狀態表條目的性能狀態指示，所述第一性能狀態表條目存儲描述所述第一修改頻率和所述第二修改頻率的數據。

4.根據權利要求3所述的方法，還包括：在修改所述第一時鐘的第一頻率之前，識別所述第一性能狀態表條目中的所述第一修改頻率。

5.根據權利要求4所述的方法，其中，所述第一性能狀態表條目還存儲用于所述第一性能域和所述第二性能域的一個或多個附加配置參數，并且，所述方法還包括響應于所述附加配置參數而修改所述第一性能域和所述第二性能域的附加配置。

6.根據權利要求5所述的方法，其中，所述一個或多個附加配置參數包括用于所述第一性能域和所述第二性能域的電源電壓的電壓幅值。

7.根據權利要求5所述的方法，其中，所述一個或多個附加配置參數包括可編程部件配置值。

8.根據權利要求1所述的方法，其中，修改所述第一時鐘的第一頻率包括指示時鐘發生器將時鐘輸入從第一輸入重新配置到第二輸入。

9.根據權利要求8所述的方法，還包括：在指示所述時鐘發生器重新配置所述時鐘輸入之前，確定所述第一輸入和所述第二輸入是有效的。

10.根據權利要求1所述的方法，其中，修改所述第一時鐘的第一頻率包括指示時鐘發生器以重新配置時鐘除數。

11.根據權利要求1所述的方法，還包括：

在修改所述第一頻率和第二頻率之前，接收用以改變所述電路的狀態的隨后請求；以及

拒絕所述隨后請求，至少直到修改了所述第一頻率和第二頻率為止。

12.一種芯片上系統(SoC)，包括：

處理器；和

耦接到所述處理器的邏輯電路，其中該邏輯電路配置為：

響應于建立所述SoC中的給定狀態的請求，得出第一頻率和第二頻率，其中所述第二頻率獨立于所述第一頻率；

使得控制電路將具有所述第一頻率的第一時鐘提供給所述SoC的第一性能域；以及

使得所述控制電路將具有所述第二頻率的第二時鐘提供給所述SoC的第二性能域。

13.根據權利要求12所述的SoC，其中，所述邏輯電路還被配置為：

從將所述給定狀態與所述第一頻率和第二頻率關聯的表中得出所述第一頻率和第二頻率；以及

指示所述控制電路選擇所述表中針對所述給定狀態規定的時鐘除數或時鐘輸入。

14.根據權利要求13所述的SoC，其中，所述邏輯電路還被配置為從將所述給定狀態與所述第一頻率和第二頻率關聯的表中得出所述第一頻率和第二頻率，其中，所述請求包括存儲在寄存器中的指示，并且所述指示識別所述表中的條目。

15.根據權利要求12所述的SoC，其中，所述控制電路還被配置為將關于所述給定狀態的信息提供給耦接到所述處理器的存儲器控制器。

16.一種邏輯電路，包括：

功率管理電路，該功率管理電路配置為：

響應于建立芯片上系統(SoC)中的給定狀態的請求，得出第一頻率和第二頻率，其中所述第二頻率獨立于所述第一頻率；

使得控制電路將具有所述第一頻率的第一時鐘提供給所述SoC的第一性能域；以及

使得所述控制電路將具有所述第二頻率的第二時鐘提供給所述SoC的第二性能域。

17.根據權利要求16所述的邏輯電路，其中，所述第二頻率不同于所述第一頻率且不是所述第一頻率的倍數。