[發明專利]基于自定時的靈敏放大時序控制信號產生電路

無效

• 申請號: 201210008426.2
• 申請日: 2012-01-12
• 公開（公告）號: CN102737710A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 程旭;李毅;張星星;熊保玉;韓軍;張躍軍;張章;韓軍;虞志益;曾曉洋
• 申請（專利權）人: 復旦大學
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于集成電路存儲單元技術領域，具體涉及一種用于靜態隨機存貯器（Static?Random?Access?Memory,?SRAM）或寄存器堆（Register?File）的基于自定時的靈敏放大時序控制信號產生電路。

背景技術

集成電路工藝制造已進入深亞微米制造階段，65nm、45nmCMOS工藝已成為集成電路制造的主流工藝，業內領先的Intel，IBM等公司相繼制造出了22nm，18nm的CMOS工藝電路。但是隨著工藝的不斷進步和最小溝道尺寸的持續下降，工藝制造的偏差對CMOS器件的影響越來越顯著。特別是對于數據存儲率較高的存儲器件，例如靜態隨機存貯器（Static?Random?Access?Memory,?SRAM）或寄存器堆（Register?File）影響較大。于是在深亞微米的情況下提高存儲器的可靠性和成品率是非常關鍵和重要的方向。

改進靈敏放大器的時序控制電路是提高存儲器可靠性和成品率的關鍵方法之一。靈敏放大器的時序控制電路主要分為反相器鏈生成時序和自定時生成時序兩種。其中，自定時的方法是模擬存儲單元陣列的位線放電時間，這種方法相比反相器鏈方法的優點在于既滿足功能正確，又盡可能減少時間的浪費。

圖1是傳統的自定時結構。該結構由若干個偽存儲單元和一個下拉位線存儲單元構成一個陣列。這些單元共享一條位線BL，其中，偽存儲單元是對位線BL無任何上拉下拉操作，所以也不需要字線WL來控制它的開啟。而下拉位線存儲單元當字線WL有效時，會下拉位線的電壓。當位線電壓降低到某個數值時，造成連接在位線上的緩沖器翻轉，信號開始傳遞。這一過程一般是由延時單元完成的，位線上的信號通過延時單元的傳遞輸送到靈敏放大器的使能端，完成靈敏放大時序控制信號的產生。整個這一工作機制旨在模仿存儲單元陣列位線的放電過程，從而讓靈敏放大使能信號可以精確的，準確的傳送到達靈敏放大器使能處而不浪費一點額外的時間。這樣做，既可以大大提高存儲器的讀取時間，還可以有效地提高存儲器的成品率。

但是，傳統的結構也有著許多不足的地方。尤其是進入到深亞微米工藝后，工藝偏差給閾值電壓帶來的影響越來越明顯，圖2是下拉位線偽存儲單元，106是讀隔離管，107是開關管，當字線WL有效時，從位線經106，107到地線形成通路。理想狀態時，偽存儲陣列的106，107的閾值電壓和存儲陣列中的106，107的閾值電壓相同，那么放電時間也相同，靈敏放大時序控制信號產生電路工作正常。但是在真實情況下，偽存儲陣列的106，107的閾值電壓和存儲陣列中的106，107的閾值電壓并不完全相同，存儲陣列之間106，107的閾值電壓也不相同。這樣就導致了每列的放電速度和放電時間都不相同，造成偽陣列存儲器單元的時間跟隨性變差，甚至失效，進而使整個存儲器無法工作。

發明內容

本發明目的在于提供一種高可靠性，高速度，用在存儲器上的基于自定時結構的靈敏放大的時序控制信號產生電路。

本發明中所提出的存儲器的時序控制信號產生電路，大大減少了因深亞微米工藝制造偏差所造成的成品率降低的問題，其內容包括：

兩列彼此完全相同的偽單元陣列和一個兩輸入或非邏輯，其組成了發明的核心部分；還包括一個延時單元；其中，兩列偽單元陣列的位線分別與兩輸入或非邏輯的輸入相連；或非邏輯的輸出端經過延時單元成為靈敏放大器的使能端。

本發明中，在偽陣列單元的內部有若干個下拉位線的偽存儲單元和若干偽存儲單元。每一列之間的下拉位線存儲單元和偽存儲單元的數量是相等的。下拉位線偽存儲單元經字線選通只會對位線放電。偽存儲單元既不會對位線放電也不會對位線充電。

兩輸入或非邏輯可以是晶體管直接搭成的兩輸入或非門，即由兩個串聯PMOS和兩個并聯NMOS構成，也可以是具有兩輸入或非邏輯的其他任何電路結構。

本發明中，所述延時單元可以由一串反相器鏈構成，或是由其他若干任何形式的調整延時的器件構成。

附圖說明

圖1?傳統的自定時結構示意圖。

圖2?下拉位線偽存儲單元示意圖。

圖3?偽存儲單元示意圖。

圖4?或非邏輯單元示意圖。

圖5?延時單元示意圖。

圖6高可靠性高速度自定時結構示意圖A。

圖7高可靠性高速度自定時結構示意圖B。

具體實施方式

本發明描述了一種高可靠性，高速度的基于自定時結構的靈敏放大時序控制信號產生電路。以下闡述了相關的各種實例及其中的設計思想。