[發明專利]小功率及高速讀放大器

有效

• 申請號: 201210008188.5
• 申請日: 2012-01-10
• 公開（公告）號: CN102623038A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 黃怡正;劉上玄;蕭淵隆
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/12
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

技術領域

本公開涉及存儲電路，并且更具體地，涉及用在存儲電路中的讀放大器(sense?amplifier)。

背景技術

諸如閃存的典型非易失存儲系統含有組成整個存儲系統的幾個子系統電路。例如，具有地址解碼子系統，該地址解碼子系統把存儲地址總線看作選擇用于寫和讀的存儲單元組的輸入和輸出字線。另外，具有輸入數據驅動器，為了將新數據寫入存儲單元，該輸入數據驅動器與存儲陣列數據位線連接。并且存在由存儲單元組成的存儲陣列本身。

為了將預先存儲的數據讀出存儲單元，就有了讀放大器子系統。為了報告或者讀取存儲單元的值，該子系統讀出位線的數據電平。讀放大電路與附接至存儲單元的位線連接并且與作為存儲系統的輸出線的數據輸出驅動器連接。

由于讀放大器所消耗的功率和讀放大器速度的任何一種改善因動態隨機存取存儲器的廣泛使用而放大幾倍，因此，讀放大器的功耗和速度方面的問題是重要的設計問題。

通過先有技術的讀放大器，將位線處的電壓預充電至接近讀放大器的讀反相器的觸發點的值(即，在VDD和VSS之間的中點)。預充電減少了位線充電時間并且改善了讀速度。當反相器的輸入電壓接近觸發點時，反相器消耗大“消弧(crowbar)”電流并且反相器的輸出沒有對應于數據的輸入。這種消耗的電能就被浪費了。

在位線預充電路徑和讀反相器之間的信號中還存在延遲時間。由于將位線下拉至期望的讀電平是花費時間的，這就增加了數據存取時間，所以這就導致了預充電電平的過充電。即，過充電越大導致存取時間越長。在以下所論述的圖1中的時序圖中示出了這種情況。

信號SE為讀使能控制信號。信號BL表示位線電壓。信號PCH為位線預充電控制信號。信號SO為讀放大器的讀輸出信號。如圖1所示，當SE和PCH在時間t0處為高電平時，開始位線充電。當位線電壓在時間t1處到達讀電壓(Vsense)時，PCH進入低電平狀態。然而，位線繼續在PCH進入低電平狀態以后的周期的時間段內(即，直到時間t2)充電，導致過充電電壓Vopc。假設數據“1”狀態，位線電壓衰減至讀電壓Vsense花費直到時間t3的時間，可以在該時間處檢測數據狀態(如通過讀輸出SO所示的)。在時間t1和t3之間的延遲增大了數據存取時間。

最后，因為與位線共享充電不可能和在讀節點上的電壓上升一樣快地響應，所以位線預充電可能導致錯誤確定位線預充電電平。當嘗試將“0”讀出存儲單元時，可能發生數據錯誤。更具體地，在長位線的情況下，位線的電容大。位線不可能和在讀節點上的電壓上升一樣快地響應。讀節點將到達預充電電平，但是當預充電路徑斷開時，位線沒有到達預充電電平。然后，因為共享充電，所以讀節點的電壓將下拉至位線電壓V_BL，其中該位線電壓低于讀電壓。如果對存儲單元進行弱編程(weakly-program)，則單元電流稍微低于基準電流。在基準讀放大器準備好以后，位線電壓可能仍低于讀電壓。在這種情況下，發生讀“0”失敗。

存儲單元系統的改善是急需的。

發明內容

為解決上述問題，本發明提供了一種讀放大電路，包括：預充電電路，被配置為響應于預充電控制信號對連接至讀節點的位線預充電；以及讀輸出電路，讀輸出電路包括連接至讀節點的讀輸出反相器，其中，讀輸出反相器在位線預充電期間和在位線預充電完成以后的時間段內被禁用，并且此后，讀輸出反相器被啟用。

其中，響應于表示通過基準讀放大器完成讀存儲單元的控制信號，讀輸出反相器被啟用。

其中，存儲單元為強擦除存儲單元。

其中，讀輸出電路包括開關電路，開關電路被配置為響應于控制信號啟用讀輸出電路。

其中，開關包括連接至讀反相器并且響應于控制信號的頭部晶體管。

其中，在位線預充電完成以后的時間段，在通過讀放大電路讀擦除存儲單元的情況下，讀節點處的電壓基本上低于讀反相器的觸發電壓，從而使讀反相器上的消弧電流最小化。