[發明專利]一種流水線型FPGA回讀幀ECC電路

有效

• 申請號: 201210005852.0
• 申請日: 2012-01-10
• 公開（公告）號: CN102594334A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 毛勁松;來金梅;周灝;王元
• 申請（專利權）人: 復旦大學
• 主分類號: H03K19/177
• 分類號: H03K19/177;G06F11/10
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

1.一種流水線型FPGA回讀幀ECC電路，其特征在于設回讀總線位寬為M位，每一幀包含N個有效數據，則FPGA回讀幀ECC電路為N級流水線，每級流水線的輸入數據為M位；生成k個校驗位，k的值由公式（1）決定：

???????????????????????????????????????????????????????（1）

每一級共用相同的時鐘、復位、數據端口；每一級的輸出作為下一級的輸入，第N級的輸出作為整個ECC電路的輸出；

所述N級流水線中，每一級流水線包含k個觸發器以及相應的組合邏輯，組合邏輯由異或計算單元組成，用于對上一級的校驗位輸出以及輸入的M位數據進行異或運算，每一個校驗位所對應的組合邏輯都不相同，但是相同位置的校驗位是隨著流水線傳遞；

除此以外每一級流水線還包括使能控制端、時鐘、復位信號，每一級流水線的使能端都不相同，通過一個全局移位寄存器來使能特定的流水線級。

2.根據權利要求1所述的流水線型FPGA回讀幀ECC電路，其特征在于電路的輸入端口的工作時序為：時鐘上升沿采樣到第一個使能En有效之后啟動第一級流水線開始計算，第一級流水線對當前的輸入數據進行異或運算，計算之后的結果傳遞給第二級流水線；在時鐘上升沿采樣到第二個使能En有效之后啟動第二級流水線，第二級流水線把第一級計算的結果連同當前所輸入的有效數據一同進行異或計算，產生新的臨時校驗位傳遞給第三級；以此往后傳遞直到最后一級計算完成，使能Ecc_valid信號有效，則整個漢明碼的計算過程就結束。