[發(fā)明專(zhuān)利]軟件無(wú)線(xiàn)電系統(tǒng)中基于PCI總線(xiàn)的數(shù)據(jù)同步方法及系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201210004050.8
• 申請(qǐng)日: 2012-01-06
• 公開(kāi)（公告）號(hào): CN102571317A
• 公開(kāi)（公告）日: 2012-07-11
• 發(fā)明（設(shè)計(jì)）人: 江海;齊心;趙明
• 申請(qǐng)（專(zhuān)利權(quán)）人: 江海
• 主分類(lèi)號(hào): H04L7/00
• 分類(lèi)號(hào): H04L7/00
• 代理公司: 北京清亦華知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 張大威

1.一種軟件無(wú)線(xiàn)電系統(tǒng)中基于PCI總線(xiàn)的數(shù)據(jù)同步方法，其特征在于，所述軟件無(wú)線(xiàn)電系統(tǒng)包括處理器模塊、射頻模塊和連接在所述處理器模塊和所述射頻模塊之間的接口控制模塊，其中，所述處理器模塊和所述接口控制模塊之間通過(guò)PCI總線(xiàn)相連，所述方法包括以下步驟：

所述接口控制模塊根據(jù)所述射頻模塊的時(shí)鐘生成時(shí)間信息；

所述接口控制模塊根據(jù)所述時(shí)間信息產(chǎn)生中斷，并通過(guò)所述PCI總線(xiàn)向所述處理器模塊發(fā)送中斷信號(hào)；

所述處理器模塊的中斷響應(yīng)程序根據(jù)所述中斷信號(hào)接收所述時(shí)間信息，并觸發(fā)軟件無(wú)線(xiàn)電系統(tǒng)中相應(yīng)的無(wú)線(xiàn)系統(tǒng)物理層調(diào)制或解調(diào)程序以及高層協(xié)議棧程序，并根據(jù)所述時(shí)間信息進(jìn)行處理；

通過(guò)所述PCI總線(xiàn)完成相應(yīng)數(shù)據(jù)的讀和/或?qū)懖僮鳎⒃谒鼋涌诳刂颇K進(jìn)行緩存，以根據(jù)所述時(shí)間信息通過(guò)所述射頻模塊完成數(shù)據(jù)的接收和/或發(fā)送。

2.如權(quán)利要求1所述的軟件無(wú)線(xiàn)電系統(tǒng)中基于PCI總線(xiàn)的數(shù)據(jù)同步方法，其特征在于，發(fā)送數(shù)據(jù)過(guò)程進(jìn)一步包括：

接口控制模塊根據(jù)所述射頻模塊的時(shí)鐘生成時(shí)間信息；

每當(dāng)所述時(shí)間信息達(dá)到預(yù)設(shè)時(shí)間閾值時(shí)，所述接口控制模塊向所述處理器模塊發(fā)出中斷信號(hào)；

所述處理器模塊從所述接口控制模塊中讀取所述時(shí)間信息，且所述處理器模塊在接收到第K*H+C個(gè)中斷信號(hào)之后，所述處理器模塊生成數(shù)據(jù)，其中，所述H、K為正整數(shù)，所述C為自然數(shù)；

所述處理器模塊在接收到第K*H+M個(gè)中斷信號(hào)之后，所述處理器模塊將生成的所述數(shù)據(jù)寫(xiě)入所述接口控制模塊，其中，所述M為不小于C的自然數(shù)；以及

所述接口控制模塊在產(chǎn)生第K*H+N個(gè)中斷信號(hào)之后，將所述數(shù)據(jù)發(fā)送至所述射頻模塊，并通過(guò)所述射頻模塊發(fā)送，其中，所述N為不小于M的自然數(shù)。

3.如權(quán)利要求1所述的軟件無(wú)線(xiàn)電系統(tǒng)中基于PCI總線(xiàn)的數(shù)據(jù)同步方法，其特征在于，還包括：

所述射頻模塊接收數(shù)據(jù)；

所述接口控制模塊從所述射頻模塊讀取所述射頻模塊接收的數(shù)據(jù)并進(jìn)行緩存；

所述處理器模塊在接收到第K1*H1+C1個(gè)中斷信號(hào)之后，所述處理器模塊接收所述接口控制模塊發(fā)送的數(shù)據(jù)，其中所述K1、H1為正整數(shù)，所述C1為自然數(shù)；以及

在所述處理器模塊接收到第K1*H1+M1個(gè)中斷信號(hào)之后，所述處理器模塊對(duì)接收的所述數(shù)據(jù)進(jìn)行處理，其中，所述M1為不小于C1的自然數(shù)。

4.如權(quán)利要求1-3任一項(xiàng)所述的軟件無(wú)線(xiàn)電系統(tǒng)中基于PCI總線(xiàn)的數(shù)據(jù)同步方法，其特征在于，所述PCI總線(xiàn)為PCI-E總線(xiàn)。

5.如權(quán)利要求2-4任一項(xiàng)所述的軟件無(wú)線(xiàn)電系統(tǒng)中基于PCI總線(xiàn)的數(shù)據(jù)同步方法，其特征在于，所述預(yù)設(shè)時(shí)間閾值與所述H的乘積為通信系統(tǒng)最小處理時(shí)間單位。

6.一種軟件無(wú)線(xiàn)電系統(tǒng)中基于PCI總線(xiàn)的數(shù)據(jù)同步系統(tǒng)，其特征在于，包括：處理器模塊、射頻模塊和接口控制模塊，其中，所述接口控制模塊設(shè)置在所述處理器模塊和所述射頻模塊之間且所述接口控制模塊通過(guò)PCI總線(xiàn)與所述處理器模塊相連，其中，

所述接口控制模塊用于根據(jù)所述射頻模塊的時(shí)鐘生成時(shí)間信息，并根據(jù)所述時(shí)間信息產(chǎn)生中斷，以通過(guò)所述PCI總線(xiàn)向所述處理器模塊發(fā)送中斷信號(hào)，以及所述接口控制模塊用于對(duì)數(shù)據(jù)進(jìn)行緩存，以根據(jù)所述時(shí)間信息通過(guò)所述射頻模塊完成數(shù)據(jù)的接收和/或發(fā)送，

所述處理器模塊用于根據(jù)所述中斷信號(hào)接收所述時(shí)間信息，并觸發(fā)軟件無(wú)線(xiàn)電系統(tǒng)中相應(yīng)的無(wú)線(xiàn)系統(tǒng)物理層調(diào)制或解調(diào)程序以及高層協(xié)議棧程序，并根據(jù)所述時(shí)間信息進(jìn)行處理，以及通過(guò)所述PCI總線(xiàn)完成相應(yīng)數(shù)據(jù)的讀和/或?qū)懖僮鳌?/p>

7.根據(jù)權(quán)利要求6所述的軟件無(wú)線(xiàn)電系統(tǒng)中基于PCI總線(xiàn)的數(shù)據(jù)同步系統(tǒng)，其特征在于，所述接口控制模塊用于根據(jù)所述射頻模塊的時(shí)鐘生成時(shí)間信息，并每當(dāng)所述時(shí)間信息達(dá)到預(yù)設(shè)時(shí)間閾值時(shí)向所述處理器模塊發(fā)出中斷信號(hào)，

所述處理器模塊用于從所述接口控制模塊中讀取所述時(shí)間信息，且在接收到第K*H+C個(gè)中斷信號(hào)之后生成數(shù)據(jù)，在接收到第K*H+M個(gè)中斷信號(hào)之后將生成的所述數(shù)據(jù)寫(xiě)入所述接口控制模塊，其中，所述H、K為正整數(shù)，所述C為自然數(shù)，所述M為不小于C的自然數(shù)，

且所述射頻模塊還用于在產(chǎn)生第K*H+N個(gè)中斷信號(hào)之后將所述數(shù)據(jù)發(fā)送至所述射頻模塊并通過(guò)所述射頻模塊發(fā)送，其中，所述N為不小于M的自然數(shù)。