[發明專利]應用于反激式電源的X電容放電控制裝置

有效

• 申請號: 201210003248.4
• 申請日: 2012-01-06
• 公開（公告）號: CN103199690A
• 公開（公告）日: 2013-07-10
• 發明（設計）人: 雷晗;李進
• 申請（專利權）人: 西安展芯微電子技術有限公司
• 主分類號: H02M1/36
• 分類號: H02M1/36;H02M3/335
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;趙愛軍

1.一種應用于反激式電源的X電容放電控制裝置，其特征在于，包括高壓啟動電路、交流電源檢測電路和X電容放電電路，其中，

所述高壓啟動電路，用于在反激式電源的X電容兩端接通交流電源后以恒定電流給反激式電源的控制芯片的電源穩壓電容充電，并在該電源穩壓電容兩端的電壓達到所述控制芯片的工作電壓之后關閉；

所述交流電壓檢測電路，在高壓啟動電路關閉之后進入交流電壓檢測模式，檢測所述X電容兩端有無交流電壓；當所述交流電壓檢測電路沒有檢測到所述X電容兩端有交流電壓時，控制所述X電容放電電路為所述X電容放電。

2.如權利要求1所述的應用于反激式電源的X電容放電控制裝置，其特征在于，

所述高壓啟動電路包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第一電阻、第二電阻、第一二極管、第二二極管及UVLO控制模塊；

所述第一薄膜晶體管，柵極分別與第一電阻的負極、第二薄膜晶體管的漏極和第四薄膜晶體管的漏極連接，源極與所述第二薄膜晶體管的柵極和第二電阻的正極連接，漏極與高壓線連接；

所述第二薄膜晶體管，源極與所述第二電阻的負極以及第一二極管的陽極連接；

所述第三薄膜晶體管，柵極和漏極與所述第四薄膜晶體管的源極連接，源極接地；

所述UVLO控制模塊，輸入端與反激式電源的控制芯片的電源引腳連接，輸出端與所述第四薄膜晶體管的柵極連接；

所述第一電阻的正極與高壓線連接；

所述第一二極管的陰極與第二二極管的陽極連接；

所述第二二極管的陰極與電源穩壓電容連接。

3.如權利要求2所述的應用于反激式電源的X電容放電控制裝置，其特征在于，當所述電源引腳上的電壓上升達到該控制芯片的啟動閾值時，所述UVLO控制模塊輸出的UVLO信號是高電平信號，當所述電源引腳上的電壓下降到該控制芯片的關斷閾值時，所述UVLO控制模塊輸出的UVLO信號是低電平信號。

4.如權利要求2或3所述的應用于反激式電源的X電容放電控制裝置，其特征在于，所述第一薄膜晶體管是高壓NMOS晶體管；所述第一電阻是高壓電阻。

5.如權利要求2或3所述的應用于反激式電源的X電容放電控制裝置，其特征在于，

所述交流電源檢測電路包括第五薄膜晶體管、第一電流源和第一計時器，其中，

所述第五薄膜晶體管的柵極與所述第三薄膜晶體管的柵極連接，構成電流鏡；

所述第五薄膜晶體管的漏極分別所述第一電流源的一端和所述第一計時器的復位端連接；

所述第五NMOS晶體管的源極接地；

所述第一電流源的另一端與所述控制芯片的電源引腳連接。

6.如權利要求5所述的應用于反激式電源的X電容放電控制裝置，其特征在于，

所述第一計時器，用于判斷在預定時間內是否有復位信號輸入所述復位端，如果有輸出低電平信號，否則輸出高電平信號。

7.如權利要求5所述的應用于反激式電源的X電容放電控制裝置，其特征在于，

所述X電容放電電路包括第六薄膜晶體管和第三電阻元件，其中，

所述第六薄膜晶體管的漏極與第三電阻元件的負極連接；

所述第六薄膜晶體管的源極接地；

所述第六薄膜晶體管的柵極與第一計時器的輸出端連接；

所述第三電阻元件的正極與高壓線連接。

8.如權利要求7所述的應用于反激式電源的X電容放電控制裝置，其特征在于，

所述第六薄膜晶體管為高壓NMOS晶體管，所述第三電阻元件是高壓電阻。

9.如權利要求7所述的應用于反激式電源的X電容放電控制裝置，其特征在于，

所述第六薄膜晶體管為低壓NMOS晶體管。

10.如權利要求7所述的應用于反激式電源的X電容放電控制裝置，其特征在于，所述第三電阻元件是比MOS管、JFET晶體管或恒流源。