[發明專利]用于十進制浮點數據邏輯提取的方法和裝置

有效

• 申請號: 201180076413.2
• 申請日: 2011-12-23
• 公開（公告）號: CN104137058B
• 公開（公告）日: 2017-03-22
• 發明（設計）人: S·J·闊
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/305;G06F7/483
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 張東梅

技術領域

本發明的領域一般涉及計算機處理器架構，更具體地涉及在執行時導致特定結果的指令。

背景技術

十進制浮點算術在需要精確表示十進制分數的計算機應用中尤其重要。因為傳統的二進制浮點算術不提供最優的十進制舍入設施且不能精確地表示很多分數，所以在用于對十進制舍入誤差敏感的應用時它施加額外的負擔。例如，利用這些數字表示的銀行、保險和其它金融應用將采用附件軟件模塊以改正舍入誤差，否則它們將遭受舍入誤差傳播。十進制浮點編碼避免這些缺點，因為它可精確表示十進制分數，并提供與傳統筆-紙計算相等的算術結果。

在IEEE-754-2008中介紹利用十進制浮點對值進行編碼的兩個標準。已知這些標準之一是二進制整數十進制，其中利用有效數字、指數和符號對數進行編碼。典型地，需要利用二進制整數十進制編碼的計算的應用使用軟件庫，該軟件庫使用標量指令集和連續相關的算法來標識和解碼這些值。

指令集，或指令集架構(ISA)是涉及編程的計算機架構的一部分，并可以包括原生數據類型、指令、寄存器架構、尋址模式、存儲器架構，中斷和異常處理、以及外部輸入和輸出(I/O)。在本文中術語指令一般指宏指令——即被提供給處理器(或指令轉換器，該指令轉換器(例如使用靜態二進制翻譯、包括動態編譯的動態二進制翻譯)翻譯、變形、仿真，或以其他方式將指令轉換成要由處理器處理的一個或多個指令)的指令)以用于執行的指令——而不是微指令或微操作(micro-op)——它們是處理器的解碼器解碼宏指令的結果。

ISA與微架構不同，微架構是實現指令集的處理器的內部設計。帶有不同的微架構的處理器可以共享共同的指令集。例如，ISA的相同寄存器架構在不同的微架構中可使用已知的技術以不同方法來實現，包括專用物理寄存器、使用寄存器重命名機制(諸如，使用寄存器別名表RAT、重排序緩沖器ROB、以及引退寄存器組；使用多映射和寄存器池)的一個或多個動態分配物理寄存器等。除非另作說明，短語寄存器架構、寄存器組，以及寄存器在本文中被用來指代對軟件/編程器以及指令指定寄存器的方式可見。在需要特殊性的情況下，形容詞邏輯、架構，或軟件可見的將用于表示寄存器架構中的寄存器/組，而不同的形容詞將用于指定給定微型架構中的寄存器(例如，物理寄存器、重新排序緩沖器、引退寄存器、寄存器池)。

指令集包括一個或多個指令格式。給定指令格式定義各個字段(位的數量、位的位置)以指定要執行的操作(操作碼)以及要對其執行該操作的操作碼等。通過指令模板(或子格式)的定義來進一步分解一些指令格式。例如，給定指令格式的指令模板可被定義為具有指令格式的字段(所包括的字段通常按照相同順序，但是至少一些字段具有不同的位位置，因為包括更少的字段)的不同子集，和/或被定義為具有不同解釋的給定字段。由此，ISA的每一指令使用給定指令格式(并且如果定義，則在該指令格式的指令模板的給定一個中)來表達，并且包括用于指定操作和操作數的字段。例如，示例性ADD指令具有專用操作碼以及包括用于指定該操作碼的操作碼字段和用于選擇操作數的操作數字段(源1/目的地以及源2)的指令格式，并且該ADD指令在指令流中的出現將具有選擇專用操作數的操作數字段中的專用內容。

科學、金融、自動向量化的通用，RMS(識別、挖掘以及合成)，以及可視和多媒體應用程序(例如，2D/3D圖形、圖像處理、視頻壓縮/解壓縮、語音識別算法和音頻操縱)常常需要對大量的數據項執行相同操作(被稱為“數據并行性”)。單指令多數據(SIMD)是指使處理器對多個數據項執行操作的一種指令。SIMD技術特別適于能夠在邏輯上將寄存器中的位分為若干個固定尺寸的數據元素的處理器，每一個元素都表示單獨的值。例如，256位寄存器中的位可以被指定為四個單獨的64位打包數據元素(四字(Q)尺寸的數據元素)，八個單獨的32位打包數據元素(雙字(D)尺寸的數據元素)，十六單獨16位打包的數據元素(字(W)尺寸的數據元素)，或三十二個單獨的8位數據元素(字節(B)尺寸的數據元素)來被操作的源操作數。這種類型的數據被稱為打包數據類型或向量數據類型，這種數據類型的操作數被稱為打包數據操作數或向量操作數。換句話說，打包數據項或向量指的是打包數據元素的序列，并且打包數據操作數或向量操作數是SIMD指令(也稱為打包數據指令或向量指令)的源操作數或目的地操作數。