[發(fā)明專利]結(jié)構(gòu)訪問處理器、方法、系統(tǒng)和指令

有效

• 申請?zhí)枺?/td>: 201180076095.X
• 申請日: 2011-12-30
• 公開（公告）號: CN104025027B
• 公開（公告）日: 2017-08-15
• 發(fā)明（設(shè)計(jì)）人: C·B·麥奈瑞
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F9/06
• 分類號: G06F9/06;G06F9/30;G06F13/14
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司31100
• 代理人: 毛力

1.一種訪問處理器的結(jié)構(gòu)的方法，包括：

將處理器的結(jié)構(gòu)的一部分的狀態(tài)改變?yōu)楦艚^狀態(tài)，其中在所述隔絕狀態(tài)中，所述處理器的組件不能訪問所述結(jié)構(gòu)的所述部分，但是能夠訪問所述結(jié)構(gòu)的一個(gè)或多個(gè)其他部分；

在所述結(jié)構(gòu)的所述部分處于隔絕狀態(tài)時(shí)，將所述結(jié)構(gòu)的所述部分中的非架構(gòu)可見數(shù)據(jù)修改成經(jīng)修改非架構(gòu)可見數(shù)據(jù)；以及

在修改所述結(jié)構(gòu)的所述部分中的非架構(gòu)可見數(shù)據(jù)之后，將所述結(jié)構(gòu)的所述部分的狀態(tài)從隔絕狀態(tài)改變?yōu)榉歉艚^狀態(tài)。

2.如權(quán)利要求1所述的方法，其特征在于，將所述狀態(tài)改變?yōu)楦艚^狀態(tài)包括將選自于高速緩存、寄存器集合、翻譯后備緩沖器(TLB)、以及地址解碼器的結(jié)構(gòu)的一部分的狀態(tài)改變?yōu)楦艚^狀態(tài)。

3.如權(quán)利要求1所述的方法，其特征在于，將所述狀態(tài)改變?yōu)楦艚^狀態(tài)包括將高速緩存線的狀態(tài)改變?yōu)楦艚^狀態(tài)，其中修改包括修改選自于所述高速緩存線的標(biāo)志和所述高速緩存線的糾錯(cuò)碼數(shù)據(jù)中的至少一者的數(shù)據(jù)，并且其中將所述狀態(tài)改變?yōu)榉歉艚^狀態(tài)包括將所述高速緩存線的狀態(tài)改變?yōu)檫x自于修改狀態(tài)、排他狀態(tài)、共享狀態(tài)、和無效狀態(tài)的非隔絕狀態(tài)。

4.如權(quán)利要求1所述的方法，其特征在于，將所述狀態(tài)改變?yōu)楦艚^狀態(tài)包括改變寄存器集合中的寄存器的狀態(tài)，并且其中修改包括修改選自于所述寄存器的糾錯(cuò)數(shù)據(jù)和記分板數(shù)據(jù)中的至少一者的數(shù)據(jù)。

5.如權(quán)利要求1所述的方法，其特征在于，將所述狀態(tài)改變?yōu)楦艚^狀態(tài)是響應(yīng)于第一指令而執(zhí)行的，其中修改所述非架構(gòu)可見數(shù)據(jù)是響應(yīng)于第二指令而執(zhí)行的，并且其中將所述狀態(tài)改變?yōu)榉歉艚^狀態(tài)是響應(yīng)于第三指令而執(zhí)行的。

6.如權(quán)利要求5所述的方法，其特征在于，所述第一指令、第二指令和第三指令中的每一者是結(jié)構(gòu)訪問指令。

7.如權(quán)利要求1所述的方法，其特征在于，將所述狀態(tài)改變?yōu)楦艚^狀態(tài)是響應(yīng)于指令而執(zhí)行的，其中所述指令指示所述結(jié)構(gòu)并且能夠指示各自選自于高速緩存、寄存器集合、地址解碼器和翻譯后備緩沖器(TLB)的多個(gè)不同結(jié)構(gòu)。

8.如權(quán)利要求1所述的方法，其特征在于，將所述狀態(tài)改變?yōu)楦艚^狀態(tài)包括響應(yīng)于指令而改變高速緩存線的狀態(tài)，并且其中所述指令操作用于指示所述高速緩存將針對經(jīng)修改非架構(gòu)可見數(shù)據(jù)生成糾錯(cuò)碼還是不生成糾錯(cuò)碼。

9.如權(quán)利要求1所述的方法，其特征在于，修改包括在所述組件訪問所述結(jié)構(gòu)的所述一個(gè)或多個(gè)其他部分時(shí)修改所述非架構(gòu)可見數(shù)據(jù)。

10.如權(quán)利要求1所述的方法，其特征在于，將所述狀態(tài)改變?yōu)楦艚^狀態(tài)包括一致地將所述狀態(tài)改變?yōu)楦艚^狀態(tài)，包括在修改所述非架構(gòu)可見數(shù)據(jù)之前將所述非架構(gòu)可見數(shù)據(jù)存儲在一存儲位置。

11.如權(quán)利要求1所述的方法，其特征在于，將所述狀態(tài)改變?yōu)楦艚^狀態(tài)包括較高特權(quán)級組件將所述狀態(tài)改變?yōu)楦艚^狀態(tài)，并且其中不能訪問處于隔絕狀態(tài)的所述結(jié)構(gòu)的所述部分的組件包括較低特權(quán)級組件，所述較低特權(quán)級組件各自具有比所述較高特權(quán)級組件更低的特權(quán)級。

12.一種包括用于執(zhí)行權(quán)利要求1至11中任一項(xiàng)所述的方法的裝置的處理器。

13.一種處理器，包括：

所述處理器的結(jié)構(gòu)，所述結(jié)構(gòu)具有非架構(gòu)可見數(shù)據(jù)；以及

邏輯單元，與所述結(jié)構(gòu)耦合并被配置成用于響應(yīng)于一個(gè)或多個(gè)指令：

將所述結(jié)構(gòu)的一部分的狀態(tài)改變?yōu)楦艚^狀態(tài)，其中在所述隔絕狀態(tài)中，所述處理器的組件不能訪問所述結(jié)構(gòu)的所述部分，但是能夠訪問所述結(jié)構(gòu)的一個(gè)或多個(gè)其他部分；

在所述結(jié)構(gòu)的所述部分處于隔絕狀態(tài)時(shí)，將所述結(jié)構(gòu)的所述部分中的非架構(gòu)可見數(shù)據(jù)修改成經(jīng)修改非架構(gòu)可見數(shù)據(jù)；以及

在修改所述結(jié)構(gòu)的所述部分中的非架構(gòu)可見數(shù)據(jù)之后，將所述結(jié)構(gòu)的所述部分的狀態(tài)從隔絕狀態(tài)改變?yōu)榉歉艚^狀態(tài)。

14.如權(quán)利要求13所述的處理器，其特征在于，所述邏輯單元被配置成用于響應(yīng)于第一指令而將所述狀態(tài)改變?yōu)楦艚^狀態(tài)，其中所述邏輯單元被配置成用于響應(yīng)于第二指令而修改所述非架構(gòu)可見數(shù)據(jù)，并且其中所述邏輯單元被配置成用于響應(yīng)于第三指令而將所述狀態(tài)改變?yōu)榉歉艚^狀態(tài)。

15.如權(quán)利要求14所述的處理器，其特征在于，所述第一指令、第二指令和第三指令中的每一者具有相同操作碼。