[發(fā)明專利]工具生成器

無效

• 申請?zhí)枺?/td>: 201180065596.8
• 申請日: 2011-09-20
• 公開（公告）號: CN103329097A
• 公開（公告）日: 2013-09-25
• 發(fā)明（設(shè)計）人: 瑟雷許·凱迪耶拉;馬達維·凱迪耶拉;桑杰·班奈杰;薩蒂許·帕德馬納班;詹姆斯·普雷爾
• 申請（專利權(quán)）人: 艾爾葛托奇普股份有限公司
• 主分類號: G06F9/44
• 分類號: G06F9/44
• 代理公司: 北京林達劉知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11277
• 代理人: 劉新宇

1.一種自動生成用于自動生成的處理器架構(gòu)的軟件開發(fā)工具的方法，包括：

a.接收目標(biāo)處理器的描述；

b.使用編譯器生成器來自動生成目標(biāo)編譯器；

c.使用匯編器生成器來自動生成目標(biāo)匯編器；

d.使用鏈接器生成器來自動生成目標(biāo)鏈接器；

e.使用仿真器生成器來自動生成目標(biāo)仿真器；

f.使用剖析器生成器來自動生成目標(biāo)剖析器；

g.使用所生成的目標(biāo)編譯器、目標(biāo)匯編器、目標(biāo)鏈接器、目標(biāo)仿真器和目標(biāo)剖析器，通過改變所述處理器架構(gòu)的一個或多個參數(shù)來迭代地生成新處理器架構(gòu)直到滿足所有的用戶制約或要求為止，并且針對各新處理器架構(gòu)，再生成用于該新處理器架構(gòu)的目標(biāo)編譯器、目標(biāo)匯編器、目標(biāo)鏈接器、目標(biāo)仿真器和目標(biāo)剖析器；以及

h.將最佳生成的處理器架構(gòu)綜合為定制集成電路的計算機可讀描述以用于半導(dǎo)體制造。

2.根據(jù)權(quán)利要求1所述的方法，其中，所述編譯器生成器讀入所述目標(biāo)處理器的包括處理器指令集架構(gòu)中的指令的語義的高層級描述，以及所述編譯器生成器構(gòu)建目標(biāo)處理器流水線以及針對指令的注釋語義樹的模型，并且生成用于所述目標(biāo)處理器的目標(biāo)編譯器。

3.根據(jù)權(quán)利要求2所述的方法，其中，所述目標(biāo)編譯器對調(diào)用堆棧布局、寄存器分配、指令調(diào)度、分支預(yù)測、指令和數(shù)據(jù)預(yù)取、以及針對所述目標(biāo)處理器的優(yōu)化進行處理。

4.根據(jù)權(quán)利要求1所述的方法，其中，所述匯編器生成器讀入指令句法、指令二進制編碼、以及針對指令的可能再定位，以生成所述目標(biāo)匯編器。

5.根據(jù)權(quán)利要求4所述的方法，其中，所述目標(biāo)匯編器根據(jù)處理器規(guī)格來檢查所述指令句法并對指令進行編碼，并且輸出未解決的符號。

6.根據(jù)權(quán)利要求1所述的方法，其中，所述目標(biāo)鏈接器生成用于接收對象文件和庫的對象文件鏈接器，并且生成向?qū)ο蟠a應(yīng)用了所有再定位的可執(zhí)行文件。

7.根據(jù)權(quán)利要求1所述的方法，其中，所述仿真器生成器讀入機器描述，所述機器描述包括流水線結(jié)構(gòu)、指令集架構(gòu)、指令的語義、以及各硬件塊的特性。

8.根據(jù)權(quán)利要求7所述的方法，其中，所述目標(biāo)仿真器包括所述目標(biāo)處理器的周期精確模型，其中所述周期精確模型包括高速緩存模型、存儲器模型和中斷模型。

9.根據(jù)權(quán)利要求1所述的方法，其中，還包括：使用調(diào)試器生成器來生成目標(biāo)調(diào)試器。

10.根據(jù)權(quán)利要求9所述的方法，其中，所述目標(biāo)調(diào)試器對調(diào)用堆棧解譯、調(diào)用堆棧的解開、指令的解匯編、以及目標(biāo)機器上的寄存器的數(shù)量和性質(zhì)進行處理。

11.一種自動生成用于自動生成的處理器架構(gòu)的軟件開發(fā)工具的系統(tǒng)，包括：

a.用于使用編譯器生成器來自動生成目標(biāo)編譯器的部件；

b.用于使用匯編器生成器來自動生成目標(biāo)匯編器的部件；

c.用于使用鏈接器生成器來自動生成目標(biāo)鏈接器的部件；

d.用于使用仿真器生成器來自動生成目標(biāo)仿真器的部件；

e.用于使用剖析器生成器來自動生成目標(biāo)剖析器的部件；

f.用于迭代地生成新處理器架構(gòu)的部件，其中該部件用于使用目標(biāo)編譯器、目標(biāo)匯編器、目標(biāo)鏈接器、目標(biāo)仿真器和目標(biāo)剖析器，通過改變所述處理器架構(gòu)的一個或多個參數(shù)來迭代地生成新處理器架構(gòu)，直到滿足被表示為成本函數(shù)的所有時序、面積、功率和硬件制約為止，其中所述目標(biāo)編譯器、所述目標(biāo)匯編器、所述目標(biāo)鏈接器、所述目標(biāo)仿真器和所述目標(biāo)剖析器各自是使用各生成器針對各處理器架構(gòu)所定制生成的；以及

g.用于將最佳生成的處理器架構(gòu)綜合為定制集成電路的計算機可讀描述以用于半導(dǎo)體制造的部件。

12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中，所述編譯器生成器讀入目標(biāo)處理器的包括處理器指令集架構(gòu)中的指令的語義的高層級描述，以及所述編譯器生成器構(gòu)建目標(biāo)處理器流水線以及針對指令的注釋語義樹的模型，并且生成用于所述目標(biāo)處理器的目標(biāo)編譯器。

13.根據(jù)權(quán)利要求12所述的系統(tǒng)，其中，所述目標(biāo)編譯器對調(diào)用堆棧布局、寄存器分配、指令調(diào)度、分支預(yù)測、指令和數(shù)據(jù)預(yù)取、以及針對所述目標(biāo)處理器的優(yōu)化進行處理。