[發明專利]定制集成電路所用的架構引導式最佳系統精度定義算法

無效

• 申請號: 201180061036.5
• 申請日: 2011-09-15
• 公開（公告）號: CN103314379A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 阿南德·潘德倫根;皮爾斯·吳;西瓦·塞法拉;薩蒂許·帕德馬納班
• 申請（專利權）人: 艾爾葛托奇普股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

技術領域

本發明涉及一種用于在定制集成電路(IC)或專用集成電路(ASIC)中自動選擇定點表達方式或浮點表達方式的方法。

背景技術

隨著電子裝置變得更加用戶友好化，附加于這些電子裝置的特征已經增多。例如，在針對嵌入式應用程序的典型硬件產品開發周期中，算法專家首先進行算法開發。在實現期間，工程師使用ASIC解決方案或使用諸如數字信號處理器(DSP)核心等的可編程解決方案來將設計轉譯成硬件。在這成為可能的情況下，設計師使用DSP供應商所提供的工具來開發匯編代碼以使DSP核心作為目標。由于性能/存儲器占用空間(footprint)極為重要，因此需要采用理解算法的工程師以及目標DSP的微架構和工具來開發固件。

將浮點算法轉換成定點數系統是產品、特別是涉及信號處理算法的實現的產品的開發期間面臨的共同問題。不幸地，該努力通常不由數字格式表達方式的技術優點來確定，而是由處理器的可用性或感知到的實現成本來確定。良好地選擇信號處理階段所使用的數字格式由此實現系統所期望的增益很重要。已經作了很大努力致力于在現成的DSP上將浮點系統模型轉換成定點系統實現。這通常是系統設計師不具有在DSP中選擇ALU寬度的靈活性的情況。系統設計師不得不接受所給予的(或可利用的)情況并將系統從浮點模型轉換成DSP所支持的數字表達方式。

與定點表達方式和浮點表達方式相關聯的好處和權衡是許多辯論的主題。在圖1A～1B所示的示例中給出定點數系統和浮點數系統相對于給定信號范圍的差異并且接著將進行論述。

現在轉向參考圖1A，在數字格式表達方式局限于N位的情況下，系統可以進行2^N個可能的表達方式。在輸入處的信號功率的范圍(以及因而振幅)在xdB展開的情況下、并且為了簡單而在整個系統內存在均勻增益的情況下，使得輸出信號展幅(以及在該系統內的任一點處的信號展幅)均處于相同的xdB。然后，2^N個表達方式可以均勻地分布在x?dB的整個范圍內。系統的硬件成本隨著N的減小而降低。然而，這導致較少的箱以及較多的量化錯誤。在典型的通信系統中應對該問題的一個傳統方法是使用定標(scaling)。盡管輸入信號的靜態范圍可能相當大，但相對于系統的時間常數的信號的動態范圍僅是其一小部分。因此，通過采用適當定標，可以將由發明人的數字系統表示的范圍限制為x?dB的一小部分。由于定標除了量化噪聲以外還引入了舍入噪聲的可能性，因此該操作傳統上由系統設計師充分考慮來進行。

圖1B示出在浮點方案中使用相同的N位的示例情況。在k個位用于指數并且n-k個位用于尾數的情況下，表達方式變得相當復雜而難以在單個圖中繪制(如針對定點所進行的)。然而，在良好地選擇了表達方式的情況下，可以具有如下格式：尾數的2^(n-k)個位覆蓋信號的任何給定動態范圍，并且2^k個這種范圍的箱存在于信號展幅中。例如，在信號展幅為80dB并且可以安全地將該范圍劃分成8個10dB的箱的情況下，3個位需用于指數并且其余的n-3個位可用于尾數。圖1B示出該情況。

在開發期間，設計師精制系統模型或算法以解決特定問題。通常，以浮點表示第一系統模型以避免量化噪聲和舍入噪聲的問題。在開發了該系統模型之后，緊接著系統設計師將該模型、代碼或算法轉換成預先指定了定點/浮點特性的特定架構的實現。在系統設計師考慮定點實現的情況下，不得不手動定義定標點和定標算法。這通常是在沒有這些方法的計算成本的硬件的精確想法的情況下進行的。在不同于模型的浮點表達方式是所選擇的形式實現的情況下，系統設計師無法控制指數或尾數所使用的位，因而不得不應對次最佳表達方式格式。

發明內容

在一個方面中，公開了一種用于自動生成利用計算機可讀代碼或模型描述的定制集成電路即定制IC的系統和方法，所述IC至少具有浮點參數、性能制約、以及針對輸入信號的靜態范圍和動態范圍。這通過以下操作來進行：確定動態范圍相對于靜態范圍的比值，并且在所述比值超過預定值的情況下，選擇浮點數表達方式，否則選擇定點數表達方式；基于性能制約來選擇數字表達方式格式；自動生成包括針對所選擇的數字表達方式格式所唯一定制的硬件的處理器架構；以及將所生成的處理器架構綜合為半導體制造所用的定制集成電路的計算機可讀描述。