[發(fā)明專利]具有被減薄的襯底的垂直半導(dǎo)體器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201180059579.3
• 申請(qǐng)日: 2011-10-11
• 公開（公告）號(hào): CN103339732A
• 公開（公告）日: 2013-10-02
• 發(fā)明（設(shè)計(jì)）人: S.B.莫林;M.A.斯圖伯
• 申請(qǐng)（專利權(quán)）人: IO半導(dǎo)體股份有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L21/336;H01L23/48
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 史新宏

1.一種集成電路芯片，包括：

垂直半導(dǎo)體器件，包括：

有源半導(dǎo)體區(qū)域，在該有源半導(dǎo)體區(qū)域內(nèi)制作有多個(gè)半導(dǎo)體結(jié)構(gòu)以形成有源器件，并且在該有源半導(dǎo)體區(qū)域之下至少一部分襯底材料被去除，以隔離該有源器件、暴露至少一個(gè)半導(dǎo)體結(jié)構(gòu)而用于底側(cè)電連接、及提高散熱性能；以及

至少一個(gè)底側(cè)電極，連接到暴露的該至少一個(gè)半導(dǎo)體結(jié)構(gòu)。

2.如權(quán)利要求1所述的集成電路芯片，還包括：

多個(gè)該垂直半導(dǎo)體器件，每一個(gè)具有該有源半導(dǎo)體區(qū)域，并且每一個(gè)具有與至少另外一個(gè)垂直半導(dǎo)體器件的至少一個(gè)底側(cè)電極獨(dú)立連接的至少一個(gè)底側(cè)電極。

3.如權(quán)利要求1所述的集成電路芯片，還包括：

溝槽區(qū)域，沿著該有源半導(dǎo)體區(qū)域的垂直側(cè)延伸且水平圍繞該有源半導(dǎo)體區(qū)域以電隔離該集成電路芯片上的該垂直半導(dǎo)體器件。

4.如權(quán)利要求3所述的集成電路芯片，其中：

該垂直半導(dǎo)體器件包含在該集成電路芯片的第一區(qū)域內(nèi)；

該集成電路芯片的該第一區(qū)域具有第一厚度；

該集成電路芯片的第二區(qū)域具有小于該第一厚度的第二厚度并且包含至少一個(gè)非垂直半導(dǎo)體器件；并且

該溝槽區(qū)域使該第一區(qū)域和該第二區(qū)域彼此電隔離。

5.如權(quán)利要求3所述的集成電路芯片，其中：

該溝槽區(qū)域穿通半導(dǎo)體通孔（TSV）的制造方法形成。

6.如權(quán)利要求1所述的集成電路芯片，其中：

至少一個(gè)半導(dǎo)體結(jié)構(gòu)的垂直或水平尺寸已經(jīng)最小化，以最小化該垂直半導(dǎo)體器件的寄生電容。

7.如權(quán)利要求1所述的集成電路芯片，其中：

該多個(gè)半導(dǎo)體結(jié)構(gòu)還包括源極、漏極和溝道；

該至少一部分襯底材料被去除以暴露用于底側(cè)電連接的該源極和該溝道；并且

該至少一個(gè)底側(cè)電極連接到該源極和該溝道。

8.如權(quán)利要求1所述的集成電路芯片，還包括：

處理晶片層，接合在該有源半導(dǎo)體區(qū)域之上，以使得能夠減薄襯底材料。

9.如權(quán)利要求1所述的集成電路芯片，其中：

該有源半導(dǎo)體區(qū)域形成在SOI晶片中。

10.如權(quán)利要求1所述的集成電路芯片，其中：

該有源半導(dǎo)體區(qū)域形成在體半導(dǎo)體晶片中。

11.如權(quán)利要求1所述的集成電路芯片，其中：

該半導(dǎo)體結(jié)構(gòu)還包括該垂直功率器件的第一半導(dǎo)體區(qū)域、第二半導(dǎo)體區(qū)域和第三半導(dǎo)體區(qū)域；

該第三半導(dǎo)體區(qū)域隔離該第一半導(dǎo)體區(qū)域與該第二半導(dǎo)體區(qū)域；

該第三半導(dǎo)體區(qū)域具有底邊界和從該有源半導(dǎo)體區(qū)域的頂表面向下延伸到該底邊界的側(cè)邊界；并且

該第一半導(dǎo)體區(qū)域和第三半導(dǎo)體區(qū)域沿著該側(cè)邊界接觸而沿著該底邊界不接觸。

12.如權(quán)利要求11所述的集成電路芯片，還包括：

第一底側(cè)電極，連接到該第一半導(dǎo)體區(qū)域；以及

第二底側(cè)電極，連接到該第三半導(dǎo)體區(qū)域。

13.如權(quán)利要求11所述的集成電路芯片，其中：

該第二半導(dǎo)體區(qū)域具有第二底邊界以及從該有源半導(dǎo)體區(qū)域的頂表面向下延伸到該第二底邊界的第二側(cè)邊界；并且

該第二半導(dǎo)體區(qū)域和第三半導(dǎo)體區(qū)域沿著該第二側(cè)邊界接觸而沿著該第二底邊界不接觸。

14.如權(quán)利要求13所述的集成電路芯片，還包括：

第一底側(cè)電極，連接到該第一半導(dǎo)體區(qū)域；

第二底側(cè)電極，連接到該第二半導(dǎo)體區(qū)域；以及

第三底側(cè)電極，連接到該第三半導(dǎo)體區(qū)域；

并且其中該第一底側(cè)電極、第二底側(cè)電極和第三底側(cè)電極彼此獨(dú)立地連接。

15.如權(quán)利要求11所述的集成電路芯片，其中：

部分襯底材料被去除，以暴露該第一半導(dǎo)體區(qū)域和第三半導(dǎo)體區(qū)域而用于底側(cè)電連接；并且

該底側(cè)電極連接到該第一半導(dǎo)體區(qū)域和該第三半導(dǎo)體區(qū)域二者。