[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201180059464.4
• 申請日: 2011-12-05
• 公開（公告）號: CN103262248A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 香川泰宏;古川彰彥;日野史郎;渡邊寬;今泉昌之
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/12
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 李渤

技術領域

本發明涉及溝槽柵型的半導體裝置及其制造方法。

背景技術

在功率電子設備中，作為控制向馬達等負載的供電的開關元件，廣泛使用IGBT（Insulated?Gate?Bipolar?Transistor，絕緣柵雙極型晶體管）、MOSFET（Metal?Oxide?Semiconductor?Field?Effect?Transistor，金屬氧化物半導體場效應晶體管）等絕緣柵型半導體裝置。作為功率控制用的縱型MOSFET的一種，有在半導體層中埋入（embed）柵電極而形成的溝槽柵型MOSFET（例如下述專利文獻1、2）。一般，在溝槽柵型MOSFET中，高耐壓化和低導通電阻化處于相互制約的關系。

另一方面，作為能夠實現高耐壓以及低損失的下一代的開關元件，使用了碳化硅（SiC）等寬能帶隙半導體的MOSFET、IGBT等正受到關注，很有望能應用至處理1kV左右或者其以上的高電壓的技術領域。作為寬能帶隙半導體，除了SiC以外，例如還有氮化鎵（GaN）系材料、金剛石等。

在使用了寬能帶隙半導體的溝槽柵型MOSFET中，基區與漂移層之間的PN結中的雪崩電場強度與柵絕緣膜中使用的氧化硅膜的絕緣破壞電場強度等同。因此，在對MOSFET施加了高電壓時，對埋入了柵電極的溝槽底部的柵絕緣膜施加最高的電場，在該部分有可能引起柵絕緣膜的絕緣破壞。

在專利文獻1、2中，提出了分別在n溝道型的溝槽柵型MOSFET中，以保護柵電極的溝槽底部的柵絕緣膜為目的，在漂移層內的溝槽底部設置p型擴散層（保護擴散層）。保護擴散層發揮在MOSFET的截止時促進n型的漂移層的耗盡化、并且緩和向柵電極的溝槽底部的電場集中的作用。在專利文獻1、2中，使保護擴散層與MOSFET的基區（體區域）電連接，固定保護擴散層的電位，從而使溝槽底部的電場集中進一步緩和。

例如，在專利文獻1（圖3）中，柵電極的溝槽形成為線狀，在該溝槽的長度方向的端部的側面，使低濃度的p型擴散層（p^--層）延伸，通過該p^--層而使溝槽底部的保護擴散層和上層的基區電連接。

另外，在專利文獻2（圖1、2）中，柵電極的溝槽形成為格子狀，在柵電極的交叉部分，設置了貫通該柵電極而連接溝槽底部的保護擴散層和柵電極的上層的源電極的觸點（contact）。保護擴散層通過該觸點和源電極而與基區電連接。

但是，如果對高電壓進行開關的MOSFET關斷（TURN?OFF），則漏極電壓急劇上升（例如從0V變化為幾百V）。在柵電極的溝槽底部具有保護擴散層的MOSFET中，如果漏極電壓急劇上升，則經由保護擴散層與漂移層之間的寄生電容，位移電流流入保護擴散層。該位移電流由保護擴散層的面積和漏極電壓（V）相對時間（t）的變動（dV/dt）決定（專利文獻3）。

在如專利文獻1、2那樣保護擴散層與基區連接了的情況下，流入到了保護擴散層的位移電流向基區流入。此時，在保護擴散層與基區之間的電阻分量中產生電壓降，這也成為引起柵絕緣膜的絕緣破壞的原因。

現有技術文獻

專利文獻

專利文獻1：日本專利4453671號公報

專利文獻2：日本特開2010-109221號公報

專利文獻3：國際公開WO2010/073759號公報

發明內容

發明所要解決的技術問題

關于上述位移電流所引起的柵絕緣膜的破壞，能夠通過減小保護擴散層與基區之間的電阻值來防止。但是，在專利文獻1的MOSFET中，由于通過在線狀的溝槽的長度方向的端部側面延伸的p^--層，保護擴散層和基區連接，所以溝槽底部的保護擴散層的中心至基區的距離長。因此，保護擴散層與基區之間的電阻值變大。

另外，專利文獻2的溝槽柵型MOSFET是用于連接保護擴散層和基區的觸點貫通柵電極的結構，所以該觸點的寬度必然地比柵電極的溝槽的寬度窄。因此，在為了增大電流密度而減小MOSFET單元的間距、即柵電極的溝槽的寬度的情況下，必須與其配合地使觸點變細，保護擴散層與基區之間的電阻值變大。

本發明是為了解決以上那樣的課題而完成的，其目的在于提供一種溝槽柵型的半導體裝置及其制造方法，能夠防止在關斷時流入柵電極的溝槽底部的保護擴散層的位移電流所引起的柵絕緣膜的破壞，同時使柵電極的寬度變窄而使單元間距變窄。

解決技術問題的方案