[發(fā)明專利]使用多個(gè)處理器的并行圖像處理

有效

• 申請?zhí)枺?/td>: 201180054450.3
• 申請日: 2011-11-07
• 公開（公告）號(hào): CN103201764A
• 公開（公告）日: 2013-07-10
• 發(fā)明（設(shè)計(jì)）人: 黃豪;約瑟夫·張;塞爾久·R·戈馬
• 申請（專利權(quán)）人: 高通股份有限公司
• 主分類號(hào): G06T1/20
• 分類號(hào): G06T1/20
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 宋獻(xiàn)濤

1.一種用于使用多個(gè)處理器進(jìn)行并行圖像處理的電子裝置，其包括：

用于提供圖像數(shù)據(jù)的多個(gè)圖像傳感器；

用于處理經(jīng)分段圖像數(shù)據(jù)以產(chǎn)生經(jīng)處理的分段圖像數(shù)據(jù)的多個(gè)處理器，其中所述多個(gè)處理器中的每一處理器專用于所述多個(gè)圖像傳感器中的一者；以及

多處理器接口，其中所述多處理器接口將所述圖像數(shù)據(jù)映射到所述多個(gè)處理器，將所述圖像數(shù)據(jù)分段以產(chǎn)生所述經(jīng)分段圖像數(shù)據(jù)，且使所述經(jīng)分段圖像數(shù)據(jù)與所述多個(gè)處理器的時(shí)鐘速率同步。

2.根據(jù)權(quán)利要求1所述的電子裝置，其進(jìn)一步包括用于將所述經(jīng)處理的分段圖像數(shù)據(jù)組合以產(chǎn)生經(jīng)處理圖像的組合模塊。

3.根據(jù)權(quán)利要求1所述的電子裝置，其中所述多個(gè)處理器中的至少一個(gè)處理器處理來自所述至少一個(gè)處理器不專用于的至少一個(gè)圖像傳感器的經(jīng)分段圖像數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的電子裝置，其中所述多處理器接口從所述多個(gè)處理器動(dòng)態(tài)添加處理器用于圖像數(shù)據(jù)處理。

5.根據(jù)權(quán)利要求4所述的電子裝置，其中動(dòng)態(tài)添加處理器用于圖像數(shù)據(jù)處理是基于工作負(fù)載。

6.根據(jù)權(quán)利要求1所述的電子裝置，其中所述多處理器接口確定將所述圖像數(shù)據(jù)分段是否有益，且其中如果所述多處理器接口確定將所述圖像數(shù)據(jù)分段并非有益的，那么每一處理器處理僅來自每一處理器專用于的圖像傳感器的圖像數(shù)據(jù)。

7.根據(jù)權(quán)利要求6所述的電子裝置，其中如果所述圖像數(shù)據(jù)在其被分段的情況下可較快地處理，那么所述多處理器接口確定將所述圖像數(shù)據(jù)分段是有益的。

8.根據(jù)權(quán)利要求6所述的電子裝置，其中如果所述多個(gè)處理器中的至少一者不能個(gè)別地處理所述圖像數(shù)據(jù)，那么所述多處理器接口確定將所述圖像數(shù)據(jù)分段是有益的。

9.根據(jù)權(quán)利要求6所述的電子裝置，其中如果所述圖像數(shù)據(jù)在其被分段的情況下可使用較少功率來處理，那么所述多處理器接口確定將所述圖像數(shù)據(jù)分段是有益的。

10.根據(jù)權(quán)利要求1所述的電子裝置，其中所述多處理器接口確定將所述圖像數(shù)據(jù)映射到所述多個(gè)處理器的映射。

11.根據(jù)權(quán)利要求1所述的電子裝置，其中所述多處理器接口確定所述圖像數(shù)據(jù)的分段。

12.根據(jù)權(quán)利要求1所述的電子裝置，其中所述多個(gè)處理器中的至少一者具有與所述多個(gè)處理器中的另一者不同的能力。

13.根據(jù)權(quán)利要求1所述的電子裝置，其中所述多個(gè)圖像傳感器中的至少一者具有與所述多個(gè)圖像傳感器中的另一者不同的能力。

14.根據(jù)權(quán)利要求1所述的電子裝置，其中所述多個(gè)處理器不能個(gè)別地處理所述圖像數(shù)據(jù)。

15.根據(jù)權(quán)利要求1所述的電子裝置，其中所述經(jīng)分段圖像數(shù)據(jù)的片段重疊。

16.根據(jù)權(quán)利要求1所述的電子裝置，其中所述多個(gè)處理器實(shí)時(shí)且并行處理所述經(jīng)分段圖像數(shù)據(jù)。

17.根據(jù)權(quán)利要求1所述的電子裝置，其中所述電子裝置為無線通信裝置。

18.根據(jù)權(quán)利要求1所述的電子裝置，其中所述多個(gè)處理器為圖像信號(hào)處理器ISP。

19.根據(jù)權(quán)利要求1所述的電子裝置，其中所述電子裝置串流所述圖像數(shù)據(jù)以使得所述圖像數(shù)據(jù)在處理之前不存儲(chǔ)。

20.根據(jù)權(quán)利要求2所述的電子裝置，其中所述組合模塊包括輸出緩沖器。

21.根據(jù)權(quán)利要求2所述的電子裝置，其中所述組合模塊包括輸出接口和輸出緩沖器。

22.一種用于使用多個(gè)處理器進(jìn)行并行圖像處理的方法，其包括：

使用多個(gè)圖像傳感器將圖像數(shù)據(jù)提供到電子裝置；

將所述圖像數(shù)據(jù)映射到多個(gè)處理器，其中每一處理器專用于所述多個(gè)圖像傳感器中的一者；

將所述圖像數(shù)據(jù)分段以產(chǎn)生經(jīng)分段圖像數(shù)據(jù)；

使所述經(jīng)分段圖像數(shù)據(jù)與所述多個(gè)處理器的時(shí)鐘速率同步；以及

處理所述經(jīng)分段圖像數(shù)據(jù)以產(chǎn)生經(jīng)處理的分段圖像數(shù)據(jù)。

23.根據(jù)權(quán)利要求22所述的方法，其進(jìn)一步包括將所述經(jīng)處理的分段圖像數(shù)據(jù)組合以產(chǎn)生經(jīng)處理圖像。