[發(fā)明專利]用于提高閃存的耐久性的方法和裝置

有效

• 申請?zhí)枺?/td>: 201180051326.1
• 申請日: 2011-11-15
• 公開（公告）號: CN103180908A
• 公開（公告）日: 2013-06-26
• 發(fā)明（設(shè)計(jì)）人: H·曹;K·潘戈?duì)?/a>;K·K·帕拉特;N·R·米爾克;P·卡拉瓦德;I·趙
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G11C16/14
• 分類號: G11C16/14;G11C16/06;G11C16/02
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 張東梅

技術(shù)領(lǐng)域

本發(fā)明涉及閃存，尤其但非排他地涉及用于提高閃存的耐久性的方法和裝置。

背景描述

諸如NAND和NOR閃存之類的閃存具有有限的使用壽命。隨著每次編程和擦除操作，閃存的單元會降級。閃存的單元的編程/擦除（P/E）循環(huán)降級的一個可能的原因是由于編程和擦除操作的循環(huán)引起的陷獲的電荷。

閃存的P/E循環(huán)降級包括閾值電壓V_T的偏移，較差的V_T分布、多級單元的讀取余量損失以及本征電荷損失等。

附圖說明

本發(fā)明的特征和優(yōu)點(diǎn)根據(jù)本主題的以下詳細(xì)描述將變得顯而易見，其中：

圖1例示了根據(jù)本發(fā)明的一個實(shí)施例的固態(tài)驅(qū)動器的框圖；

圖2例示了根據(jù)本發(fā)明的一個實(shí)施例的閃存單元的框圖；

圖3例示了根據(jù)本發(fā)明的一個實(shí)施例施加電壓脈沖的流程圖；

圖4例示了根據(jù)本發(fā)明的一個實(shí)施例施加電壓脈沖的流程圖；

圖5例示了根據(jù)本發(fā)明的一個實(shí)施例施加電壓脈沖的流程圖；以及

圖6示出根據(jù)本發(fā)明的一個實(shí)施例的系統(tǒng)。

詳細(xì)描述

本文中所描述的本發(fā)明的實(shí)施例通過示例而非限制地在附圖中示出。為說明的簡單和清楚起見，在附圖中示出的元件不一定按比例繪制。例如，為清楚起見，某些元件的尺寸可能相對于其它元件被放大。更進(jìn)一步地，在認(rèn)為適當(dāng)時(shí)，附圖標(biāo)記在附圖中被重復(fù)以指示相應(yīng)或相似要素。在本說明書中對本發(fā)明的“一個實(shí)施例”或“實(shí)施例”的引用意味著結(jié)合該實(shí)施例描述的特定特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一個實(shí)施例中。在本說明書各處出現(xiàn)的短語“在一個實(shí)施例中”并不一定均指代同一實(shí)施例。

本發(fā)明的實(shí)施例提供用于提高閃存的耐久性或使用壽命時(shí)間的方法和裝置。在本發(fā)明的一個實(shí)施例中，將高電場提供給閃存模塊的控制柵極。在本發(fā)明的一個實(shí)施例中，施加到閃存模塊的高電場去除了閃存模塊的控制柵極和有源區(qū)之間的陷獲的電荷。

在本發(fā)明的一個實(shí)施例中，利用一個或多個電壓脈沖提供或生成高電場。在本發(fā)明的一個實(shí)施例中，在閃存模塊的擦除操作之前將高電場施加至閃存模塊的控制柵極。通過將高電場施加到閃存模塊的控制柵極，本發(fā)明的實(shí)施例改進(jìn)閃存模塊的單級或多級單元的P/E循環(huán)降級。在本發(fā)明的一個實(shí)施例中，可減小或最小化閃存模塊中的單元的閾值電壓的偏移、讀取余量損失以及本征電荷損失。

圖1例示了根據(jù)本發(fā)明的一個實(shí)施例的固態(tài)驅(qū)動器（SSD）102的框圖100。SSD102具有主機(jī)接口模塊110、緩沖器120、控制器130以及存儲器模塊0?140、存儲器模塊1?142、存儲器模塊2?144以及存儲器模塊3?146。在本發(fā)明的一個實(shí)施例中，主機(jī)接口模塊110提供用于與主機(jī)設(shè)備或系統(tǒng)連接的接口。主機(jī)接口模塊110根據(jù)通信協(xié)議來操作，這些通信協(xié)議包括但不限于串行高級技術(shù)附件（SATA）修訂版1.x、SATA修訂版2.x、SATA修訂版3.x、以及任何其他類型的通信協(xié)議。

在本發(fā)明的一個實(shí)施例中，緩沖器120向SSD102提供臨時(shí)存儲。緩沖器包括同步動態(tài)隨機(jī)存取存儲器（SDRAM）、動態(tài)隨機(jī)存取存儲器（DRAM）、RAMBUS動態(tài)隨機(jī)存取存儲器（RDRAM）、和/或任何其他類型的隨機(jī)存取存儲器設(shè)備。

在本發(fā)明的一個實(shí)施例中，控制器130具有便于將一個或多個電壓脈沖生成或施加至存儲器模塊0-3?140、142、144和146的控制柵極的邏輯。控制器130與電壓源（未示出）耦合并且啟用或禁用該電壓源以將一個或多個電壓脈沖提供給存儲器模塊0-3?140、142、144和146中的每一個。電壓源包括但不限于電壓調(diào)節(jié)器、電壓生成器、電壓泵、外部電壓源和提供電壓的任意其它形式。

在本發(fā)明的另一個實(shí)施例中，存儲器模塊0-3?140、142、144和146具有便于將一個或多個電壓脈沖施加到存儲器模塊0-3?140、142、144和146的控制柵極的邏輯。在本發(fā)明的一個實(shí)施例中，存儲器模塊0-3?140、142、144和146包括但不限于NAND閃存、NOR閃存等。

在本發(fā)明的一個實(shí)施例中，存儲器模塊0-3?140、142、144和146中的每一個具有一個或多個閃存管芯。在本發(fā)明的一個實(shí)施例中，閃存管芯的閃存單元是單級單元。在本發(fā)明的另一個實(shí)施例中，閃存管芯的閃存單元是多級單元。圖1所示的存儲器模塊的數(shù)量是不受限制的。在本發(fā)明的其它實(shí)施例中，可以有四個以上或以下的存儲器模塊。