[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201180041864.2
• 申請日: 2011-08-26
• 公開（公告）號: CN103081079A
• 公開（公告）日: 2013-05-01
• 發明（設計）人: 西村淳;中田幸伸;原義仁
• 申請（專利權）人: 夏普株式會社
• 主分類號: H01L21/336
• 分類號: H01L21/336;G02F1/1368;H01L29/786
• 代理公司: 北京尚誠知識產權代理有限公司 11322
• 代理人: 龍淳

技術領域

本發明涉及具備薄膜晶體管的半導體裝置及其制造方法。

背景技術

在用于液晶顯示裝置等的有源矩陣基板中，按每個像素具備薄膜晶體管（Thin?Film?Transistor；下記為“TFT”）等的開關元件。作為這種開關元件，歷來廣泛使用有以非晶硅膜為活性層的TFT（下記為“非晶硅TFT”）和以多晶硅膜為活性層的TFT（下記為“多晶硅TFT”）。

近年來，作為TFT的活性層的材料，提案有使用氧化物半導體來代替非晶硅或多晶硅（專利文獻1和2、非專利文獻1～3等）。這樣的TFT稱作“氧化物半導體TFT”。氧化物半導體具有比非晶硅更高的遷移率。因此，氧化物半導體TFT與非晶硅TFT相比能夠更高速地工作。另外，氧化物半導體膜由于通過比多晶硅膜更簡便的工藝而形成，因此能夠適用于需要大面積的裝置。

現有技術文獻

專利文獻

專利文獻1：日本特開2010－62549號公報

專利文獻2：日本特開2003－86808號公報

非專利文獻

非專利文獻1：SID?DIGEST2010P1132－1135

非專利文獻2：SID?DIGEST2010P1298－1300

非專利文獻3：SID?DIGEST2010P1037－1040

發明內容

發明需要解決的問題

通過本發明人的研究發現，當制造具有與以往的硅TFT同樣的結構的氧化物半導體TFT時，存在如下問題。

在硅TFT中，通常作為柵極絕緣膜使用介電常數高的氮化硅（SiNx）膜。SiNx膜由等離子體化學氣相沉積（PECVD）法形成。

在氧化物半導體TFT中，與硅TFT同樣地，當利用PECVD法在氧化物半導體層上形成包括SiNx膜的柵極絕緣膜時（底柵結構），由于氧化物半導體層暴露在氫等離子體中，因此容易發生氧化物半導體的還原反應。其結果，在氧化物半導體層，因氧缺損而產生載流電子，有可能導致氧化物半導體層的電阻降低。

另外，SiNx膜由于其成膜工藝而容易含有氫。因此，不僅在氧化物半導體TFT具有底柵結構的情況下，而且在具有頂柵結構的情況下，當以與SiNx膜接觸的方式配置有氧化物半導體層時，有可能導致在氧化物半導體層發生氧缺損所致的劣化（低電阻化）。

為了避免上述問題，可以考慮作為柵極絕緣膜使用氧化硅（SiO₂）膜。SiO₂膜例如利用CVD法形成，形成時氧化物半導體層不會暴露在氫等離子體中。另外，在SiO₂膜中，不像SiNx膜含有很多的氫，因此不產生如上所述的問題。此外，也能夠利用SiO₂膜所含的氧來恢復一部分氧化物半導體層的氧缺損。但是，SiO₂膜的介電常數ε（約4）低于SiNx膜的介電常數（約7～8），因此，在使用SiO₂膜的情況下，為了確保柵極電容（＝εS／d），需要使柵極絕緣膜的厚度d小于現有的厚度，或者使元件尺寸（柵極電極面積）S增大。當減小柵極絕緣膜的厚度d時，構成引起隧道電流所致的柵極泄漏電流增加或絕緣破壞的主要原因。另外，即使柵極絕緣膜的厚度的偏差（膜厚的差）與以往同程度，由于其影響相對地變大，因此在基板內確保元件性能的均勻性也變難。另一方面，當增大柵極電極面積S時，有可能引起元件的集成度的降低或液晶顯示裝置的開口率的降低。

對此，在專利文獻1和2中，作為柵極絕緣膜，使用包括SiO₂膜和SiN膜的疊層膜。由此，能夠防止氧化物半導體層與SiNx膜接觸，因此能夠抑制氧化物半導體層的劣化。另外，與僅將SiO₂膜當作柵極絕緣膜使用的情況相比，更能夠抑制柵極電容的降低。

但是，在形成例如液晶顯示裝置的有源矩陣基板的情況下，如果將上述疊層膜當作柵極絕緣膜使用，則產生如下問題。

一般來說，在液晶顯示裝置的有源矩陣基板中，按每個像素，與液晶電容并列地設置有輔助電容（CS電容）。作為CS電容的介電體層，通常使用由與柵極絕緣膜相同的膜形成的絕緣層。這是為了不增大制造工序數就能夠在同一基板上形成TFT和CS電容。在這樣的有源矩陣基板中，當使用如專利文獻1、2所公開的兩層結構的柵極絕緣膜時，CS電容的介電體層也成為同樣的兩層結構，有可能無法確保充分的電容值。