[發明專利]中繼器以及芯片電路

有效

• 申請號: 201180021329.0
• 申請日: 2011-04-22
• 公開（公告）號: CN103109248A
• 公開（公告）日: 2013-05-15
• 發明（設計）人: 山口孝雄;吉田篤;石井友規
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 汪惠民

1.一種中繼器，其是數據傳輸系統中所利用的中繼器，該數據傳輸系統具備：發送數據的第1節點；接收由所述第1節點發送來的所述數據的第2節點；和用于中繼所述第1節點以及所述第2節點之間所傳輸的所述數據的多個中繼器，

所述中繼器具備：

負載值處理部，其取得與所述通信總線連接的其他中繼器的負載值的信息；和

匯集判定部，其在發生多個業務時，基于從各中繼器所獲得的所述負載值的信息，并根據各業務所請求的傳輸品質，對用于傳輸所述多個業務的傳輸路徑以及所述多個業務的數據的目的地中的至少一者進行匯集。

2.根據權利要求1所述的中繼器，其中，

所述負載值是傳輸延遲時間、吞吐量、延遲時間的波動、在中繼器內的數據殘留時間、緩沖量、可取得頻帶中的任意一者。

3.根據權利要求1所述的中繼器，其中，

所述傳輸品質是延遲時間、吞吐量、可取得頻帶中的任意一者。

4.一種中繼器，其是在總線主控裝置與多個存儲器之間，通過在被網絡化了的通信總線上，對業務進行中繼的中繼器，

所述中繼器具備：

延遲時間處理部，其取得與所述通信總線連接的其他中繼器的處理延遲時間的信息；和

匯集判定部，其在發生多個業務時，基于從各中繼器所獲得的所述傳輸延遲時間的信息，并根據各業務的容許延遲時間，對用于傳輸所述多個業務的傳輸路徑、以及存儲所述多個業務的數據的存儲器中的至少一者進行匯集。

5.根據權利要求4所述的中繼器，其中，

所述中繼器還具備：

接收部，其接收數據；和

發送部，其發送所述處理延遲時間的信息，

在所述中繼器與所述多個存儲器的某一個相連接時，所述延遲時間處理部經由所述發送部將所述接收部中的所述處理延遲時間的信息轉送給其他中繼器。

6.根據權利要求4所述的中繼器，其中，

所述中繼器還具備接收所述處理延遲時間的信息的接收部，

在所述中繼器與所述總線主控裝置相連接時，所述延遲時間處理部經由所述接收部對所述其他中繼器中的所述處理延遲時間的信息進行收集。

7.根據權利要求4所述的中繼器，其中，

所述匯集判定部利用請求低延遲的業務的延遲時間、中繼級數以及流過所述通信總線的傳輸單位的數據長中的至少1者來生成評價值，并根據所述評價值來決定所述傳輸路徑以及所述存儲器中的至少一者。

8.根據權利要求4所述的中繼器，其中，

所述中繼器還具備：

接收部，其接收業務的數據；和

解析部，其基于所述數據對所述業務的振幅進行解析，

所述匯集判定部基于所述業務的振幅的大小，對所述傳輸路徑以及所述存儲器中的至少一者進行匯集。

9.根據權利要求4所述的中繼器，其中，

所述中繼器還具備交叉流判定部，

該交叉流判定部基于所述多個業務的發送目的地，對有無業務的交叉進行判定，在發生業務的交叉時，通過變更所述多個業務中的至少1個業務的發送目的地來抑制交叉。

10.根據權利要求4所述的中繼器，其中，

所述匯集判定部在連續地發生所述多個業務的情況下，對所述傳輸路徑以及所述存儲器中的至少一者進行匯集，在間斷地發生所述多個業務的情況下，將所述傳輸路徑以及所述存儲器中的至少一者排除在匯集的對象外。

11.一種芯片電路，其具備：

至少1個總線主控裝置；

多個存儲器；和

多個權利要求1所述的中繼器，設置于所述至少1個總線主控裝置以及所述多個存儲器之間的被網絡化了的通信總線上。

12.根據權利要求11所述的芯片電路，其中，

多個所述中繼器中的至少1個中繼器所具備的匯集判定部對傳輸所述多個業務的傳輸路徑以及存儲所述多個業務的數據的存儲器中的至少一者進行匯集，

作為匯集的結果，使已成為不對業務進行傳輸的中繼器的動作停止。