[發(fā)明專利]具有串聯(lián)布置的JFET的開關(guān)裝置

有效

• 申請?zhí)枺?/td>: 201180017894.X
• 申請日: 2011-04-06
• 公開（公告）號(hào): CN102948076A
• 公開（公告）日: 2013-02-27
• 發(fā)明（設(shè)計(jì)）人: D·艾格勒;J·比埃拉;J·W·科拉爾
• 申請（專利權(quán)）人: ETH蘇黎世公司
• 主分類號(hào): H03K17/10
• 分類號(hào): H03K17/10;H03K17/567
• 代理公司: 北京泛華偉業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11280
• 代理人: 王勇;王博

技術(shù)領(lǐng)域

本發(fā)明涉及電子開關(guān)技術(shù)領(lǐng)域，尤其涉及根據(jù)本申請的權(quán)利要求1和9的前序部分具有結(jié)型JFET（結(jié)型場效應(yīng)晶體管）串聯(lián)布置的開關(guān)裝置。

背景技術(shù)

在電力電子電路中通過以級(jí)聯(lián)或串行布置晶體管的方式可以實(shí)現(xiàn)在高工作電壓下轉(zhuǎn)換的電力開關(guān)或開關(guān)裝置。由此，根據(jù)US6,822,842或DE19926109A1,這種開關(guān)裝置例如為共發(fā)共基放大器電路，并且基于如圖1中所示的一個(gè)MOSFET?M和至少一個(gè)JFET?J1的特定布置。開關(guān)被布置在第一端子1和第二端子2之間，并由MOSFET?M的控制線路3控制。這種已知的用于高工作電壓的基于共發(fā)共基放大器拓?fù)洳贾玫拈_關(guān)裝置設(shè)計(jì)了一種具有若干串聯(lián)的JFET?J₂...J_n的線路,且因此獲得了高的截止電壓。電路網(wǎng)絡(luò)4被連接到第一端子1和第二端子2之間，用于無源地控制由串聯(lián)布置的晶體管構(gòu)成的電力開關(guān)的動(dòng)態(tài)截止電壓分布，其中電路網(wǎng)絡(luò)4的雪崩二極管D_AV,1-D_AV,n連接在JFET的柵極端子之間。公開出版物“Balancing?Circuit?for?a?5kV/50ns?Pulsed?Power?Switch?Based?on?SiC-JFET?Super?Cascode”((J.Biela,D.Aggeler,J.W.Kolar,Proceedings?of?the?17^th?IEEE?Pulsed?Power?Conference(PPCV’09))中描述了電路網(wǎng)絡(luò)4的用于JFET的截止電壓對稱分布的作用方式。

在接通情況下，由于串聯(lián)布置的各個(gè)半導(dǎo)體開關(guān)M和J₁...J_n的正向電阻，每個(gè)元件上的壓降上升。由此總的壓降使得圖1中最上方的JFET?J_n的柵極-源極電壓與下方的JFETs的柵極-源極電壓存在差異。這種不同的柵極-源極電壓會(huì)導(dǎo)致最上方的晶體管斷開，并因此在接通狀態(tài)中變成高阻抗并形成高正向電壓，其在最壞的情況下將導(dǎo)致?lián)p壞。

發(fā)明內(nèi)容

因此本發(fā)明的目的在于提供一種能夠克服上述缺陷的具有上述類型的串聯(lián)布置的JFET的開關(guān)裝置。

該目的通過具有串聯(lián)布置JFET以及專利權(quán)利要求1的特征的開關(guān)裝置來實(shí)現(xiàn)。

因此，用于切換第一端子與第二端子之間的電流的開關(guān)裝置包括串聯(lián)布置的至少兩個(gè)JFET，其中最下方JFET連接到第一端子或通過串聯(lián)布置的控制開關(guān)連接到第一端子。還具有至少另一個(gè)JFET，串聯(lián)連接到最下方JFET,其中距離最下方JEFT的距離最遠(yuǎn)的JFET被稱為最上方JFET，其漏極端子連接到所述第二端子。與最下方或第一JFET不同的JFET也均被稱為上方JFET。用于動(dòng)態(tài)截止電壓分布以及穩(wěn)定JFET的柵極電壓的電路網(wǎng)絡(luò)連接在第一端子和第二端子之間。電路網(wǎng)絡(luò)例如每一個(gè)均包括位于兩個(gè)相鄰JFET的柵極之間的工作在截止方向的二極管。由此，每個(gè)附加電路連接在上方JFET的端子以及對應(yīng)的二極管的陰極之間，且該附加電路在電路接通狀態(tài)中在上方JFET的柵極端子上維持高電勢，并阻止上方JFET發(fā)生不希望的斷開。

通過這種方式，接通上方JFET，上方柵極的電壓被保持為略高，然而優(yōu)選為根據(jù)負(fù)載電流等于或稍低于各個(gè)源極端子上的電壓。優(yōu)選地，使柵極-源極電壓比沒有附加電路的情況減小為至少二分之一，優(yōu)選為五分之一或十分之一。由此，當(dāng)接通時(shí)，上方JFET比沒有附加電路時(shí)更趨向于保持在接通狀態(tài)。通過這種方式，還特別地阻止了第一端子和第二端子之間的最上方JFET變成高阻抗?fàn)顟B(tài)以及承受整個(gè)電壓。

附加電路的效果是，當(dāng)接通時(shí)，電路網(wǎng)絡(luò)的各個(gè)寄生電容可通過附加電路的二極管釋放，同時(shí)通過與附加電路的二極管并聯(lián)的電容使JFET的各個(gè)柵極的電壓保持為高。

通過這種方式，由于整個(gè)附加電路網(wǎng)絡(luò)，使由串聯(lián)布置的晶體管構(gòu)成的電力開關(guān)的動(dòng)態(tài)接通可保持平穩(wěn)和同步。

總體而言，從本質(zhì)上看附加電路，對于每個(gè)JFET都能夠在其柵極端子和源極端子之間施加可設(shè)置電壓。該附加電路實(shí)現(xiàn)了串聯(lián)連接的JFET的柵極-源極端子的對稱的電壓負(fù)載。

在本發(fā)明的優(yōu)選實(shí)施例中，附加電路并不連接到每個(gè)上方JFET，而是僅連接到一個(gè)或多個(gè)JFET上，優(yōu)選連接到更接近頂部的JFET。