[發(fā)明專利]用于啟用確定性接口的方法、裝置和系統(tǒng)有效
| 申請?zhí)枺?/td> | 201180017605.6 | 申請日： | 2011-03-29 |
| 公開（公告）號： | CN102918513A | 公開（公告）日： | 2013-02-06 |
| 發(fā)明（設計）人： | B·沙科;G·J·加西亞;S·尤帕德雅亞 | 申請（專利權(quán)）人： | 英特爾公司 |
| 主分類號： | G06F13/14 | 分類號： | G06F13/14 |
| 代理公司： | 上海專利商標事務所有限公司 31100 | 代理人： | 毛力 |
| 地址： | 美國加利*** | 國省代碼： | 美國;US |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 用于 啟用 確定性 接口 方法 裝置 系統(tǒng) | ||
1.一種用于在接口上促進確定性數(shù)據(jù)的方法，包括：
在公共時鐘之后的預定時間后，啟動鏈路時鐘；
基于所述鏈路時鐘，初始化計數(shù)器；
在共同時鐘的每個上升沿，以鏈路時鐘比上共同時鐘的時鐘比率，重新啟動計數(shù)器；以及
響應于檢測到跳躍指令集，調(diào)節(jié)延遲緩沖器輸出點，從而匹配于一條目，該條目對應于與寄存器中的值相等的計數(shù)器。
2.如權(quán)利要求1所述的方法，其特征在于，所述寄存器被編程為目標延遲的配置寄存器。
3.如權(quán)利要求1所述的方法，其特征在于，所述跳躍指令集是COM碼元后跟三個SKP碼元。
4.如權(quán)利要求1所述的方法，其特征在于，所述跳躍指令集是SKP(55h)碼元。
5.如權(quán)利要求4所述的方法，其特征在于，帶有SKP(55h)碼元的跳躍指令集擁有中繼器。
6.如權(quán)利要求1所述的方法，其特征在于，所述接口是PCIe兼容接口。
7.如權(quán)利要求1所述的方法，其特征在于，所述延遲緩沖器具有基于單位時間間隔（UI）的深度。
8.如權(quán)利要求7所述的方法，其特征在于，所述延遲緩沖器的深度是20個UI。
9.如權(quán)利要求7所述的方法，其特征在于，所述延遲緩沖器的深度是10個UI。
10.一種促進確定性數(shù)據(jù)的接口，包括：
接收機，接收串行數(shù)據(jù)流；
碼元邊界電路，接收所述串行數(shù)據(jù)流并從至少部分基于跳躍命令集的串行數(shù)據(jù)流中確定碼元邊界；
解碼器，從碼元邊界電路的輸出中接收所述串行數(shù)據(jù)流；
第一緩沖器，接收所述解碼器的輸出，并對來自所述串行數(shù)據(jù)流的恢復時鐘和傳輸鏈路時鐘之間的時鐘頻率差異做出補償；
第二緩沖器，接收所述第一緩沖器的輸出，并對通道到通道的歪斜做出補償；
第三緩沖器，響應于檢測到待匹配的跳躍指令集而調(diào)節(jié)指針；以及
對應于計數(shù)器的條目，所述計數(shù)器等于寄存器中使得接收到的串行數(shù)據(jù)流是確定性的值。
11.如權(quán)利要求10所述的接口，其特征在于，所述發(fā)送時鐘是來自PCIe設備。
12.如權(quán)利要求10所述的接口，其特征在于，所述緩沖區(qū)通過對串行數(shù)據(jù)流添加或刪除SKP馬鈺來對時鐘頻率的差異做出補償。
13.如權(quán)利要求10所述的接口，其特征在于，接收所述解碼器的輸出并對來自所述串行數(shù)據(jù)流的恢復時鐘和傳輸鏈路時鐘之間的時鐘頻率差異做出補償?shù)乃龅谝痪彌_器是彈性緩沖器。
14.如權(quán)利要求10所述的接口，其特征在于，所述第二緩沖區(qū)是去歪斜緩沖器。
15.如權(quán)利要求10所述的接口，其特征在于，所述第三緩沖區(qū)是延遲緩沖器。
16.如權(quán)利要求10所述的接口，其特征在于，所述解碼器是10b/8b解碼器。
17.如權(quán)利要求10所述的接口，其特征在于，發(fā)射機電路，響應于所接收的確定性的串行數(shù)據(jù)流，重置傳輸差異，并調(diào)度對發(fā)射機的LFSE進行重置的跳躍指令集。
18.一種串行數(shù)據(jù)接口的物理層，包括：
接收機，接收串行數(shù)據(jù)流；
碼元邊界電路，接收串行數(shù)據(jù)流并從至少部分基于跳躍命令集的串行數(shù)據(jù)流中確定碼元邊界；
解碼器，從所述碼元邊界電路的輸出中接收所述串行數(shù)據(jù)流；
第一緩沖器，接收所述解碼器的輸出，并對來自串行數(shù)據(jù)流的恢復時鐘和傳輸鏈路時鐘之間的時鐘頻率差異做出補償；
第二緩沖器，接收所述第一緩沖器的輸出；
邏輯控件，接收所述第二緩沖器的輸出，并控制第三緩沖器，其中所述第三緩沖器響應于檢測待匹配的跳躍指令集而調(diào)節(jié)指針；以及
對應于計數(shù)器的條目，所述計數(shù)器等于寄存器中使得接收到的串行數(shù)據(jù)流是確定性的值。
19.如權(quán)利要求18所述的物理層，其特征在于，發(fā)送機電路，響應于所接收的確定性的串行數(shù)據(jù)流，調(diào)度對LFSR進行重置的跳躍指令集，并在來自發(fā)射機電路的數(shù)據(jù)流上執(zhí)行相同的確定性時間延遲固定。
20.如權(quán)利要求18所述的物理層，其特征在于，所述邏輯控件是確定性的控制和計數(shù)器電路。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司，未經(jīng)英特爾公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201180017605.6/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
