[發明專利]含銅、釕和鉭層的基材的化學-機械平坦化

有效

• 申請號: 201180010318.2
• 申請日: 2011-01-19
• 公開（公告）號: CN102782066A
• 公開（公告）日: 2012-11-14
• 發明（設計）人: Y·李;K·王
• 申請（專利權）人: 巴斯夫歐洲公司
• 主分類號: C09G1/02
• 分類號: C09G1/02
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 劉金輝;林柏楠

發明領域

本發明涉及化學-機械拋光組合物及方法。更具體而言，本發明涉及用于將含銅、釕和鉭層的基材，或更具體而言，含銅、釕、鉭和介電層的半導體基材化學-機械拋光的組合物及方法。

發明背景

鑲嵌法在集成電路制造中的應用已經導致鋁被銅替換作為優選的電互聯材料，因為銅具有較低的電阻率和較好的耐電遷移性。使用鑲嵌法(其包括單和雙鑲嵌法)，將氧化硅介電層蝕刻以形成設計溝槽或通孔所需的圖案。然后在銅沉積之前將阻擋層沉積在形成圖案的介電層上，因為銅可輕易地擴散入介電材料以污染元件。將過量的銅以及阻擋層通過使用已知為化學-機械拋光或化學-機械平坦化(CMP)的方法除去，這種方法被認為是同時實現全局和局部平坦化的唯一技術。

在本領域中，用于CMP的組合物常被稱作CMP試劑、組合物或漿料。

常將鉭和氮化鉭用作阻擋層材料，以防止銅通過介電層擴散所引起的元件污染。然而，由于鉭的高電阻率，特別是高縱橫比特征，難以有效地將銅沉積至阻擋層上。因此，必須首先將銅晶種層沉積至阻擋層上。當電路的特征尺寸被減小至65nm、45nm和32nm等級時，特別是對于32nm技術及以上節點，控制晶種層的精確厚度以防止在溝槽頂部的懸垂和孔隙(void)的形成變得非常困難。

釕最近已被認為是代替目前的鉭阻擋層和銅晶種層的有希望的阻擋層材料候選。銅在釕中的不溶性使釕作為阻擋層材料是有吸引力的，且由于釕的較低電阻率，還可直接將銅沉積至釕層上。此外，釕比較容易通過物理蒸氣沉積(PVD)、化學蒸氣沉積(CVD)或原子層沉積(ALD)技術沉積至介電層上。根據釕的有利性能，其可代替銅晶種層和鉭層。然而，因為目前釕和介電層之間的粘合問題，釕和鉭層結構現在更可行。

由于在CMP法中將釕引入IC芯片，銅、釕和鉭將同時暴露于CMP漿料，由于三種金屬不同的物理和化學性能，其對CMP是巨大的挑戰。因此，選擇性變成最重要的問題。

銅是軟材料(莫氏硬度：3)且是化學活性的。其對CMP漿料的磨料硬度、磨料濃度、下壓力和pH值敏感。

鉭是硬材料(莫氏硬度6.5)且是化學惰性材料。室溫下絕大部分化學物質不能有效地與鉭反應。因此，傳統的鉭阻擋層拋光法優選使用高濃度(>10重量%)的磨料，較高下壓力和非常堿性(pH>10)或非常酸性(pH<3)的漿料。

釕是機械和化學穩定的稀有金屬。僅有部分強氧化劑可與釕反應。

此外，隨著銅線尺寸縮短，將低K的介電材料如TEOS和PETEOS用作層間介電層(ILD)，以減小層間電容。低K的材料機械上弱且化學敏感，因此不能使用含高濃度磨料或高pH值的CMP漿料，且在拋光期間還容易受到高下壓力損害。

銅:鉭/氮化鉭的理想選擇性為1:1:1。目前用于拋光阻擋層的CMP漿料在調節不同金屬材料的材料去除速度(MRR)以滿足選擇性目標方面仍存在問題。

在現有技術中已經提出了數個建議，以改進這些問題并達到該選擇性目標。

因此，美國專利US?6,869,336B1公開了用于化學-機械平坦化的組合物，該平坦化使用低接觸壓以從基材上除去釕，其中所述組合物包含分散介質，莫氏硬度為5-9且粒度為20nm至約2μ的磨料顆粒，且pH值為8-12，該組合物使釕作為氫氧化釕從基材上除去。替代組合物的pH為2.5-14且使釕作為氧化釕從基材上除去。另一類替代組合物的pH值低于2.5且包含絡合劑，這使釕作為釕配合物除去。這些替代組合物還含有選自過氧化氫、過氧化硫酸、高碘酸、單過硫酸鹽、二過硫酸鹽和過氧化二叔丁基的氧化劑。組合物可含有用于銅的鈍化劑，適于減少或防止覆蓋在釕層上的銅層的腐蝕。美國專利進一步公開，優選在1:1:1的拋光選擇性下將銅、釕和介電層拋光。然而，其未說明如何能夠達到該選擇性目標。

美國專利US?7,265,055B2教導了一種化學-機械拋光包含銅、釕、鉭和介電層的基材的方法。該方法使用拋光墊以及CMP組合物或試劑，所述CMP組合物或試劑包含用負電荷聚合物或共聚物處理過的α-鋁土磨料顆粒，過氧化氫，有機酸，至少一種包含至少一個氮原子的雜環化合物，如苯三唑(BTA)，膦酸和水。雜環化合物用作銅腐蝕抑制劑。膦酸增加了鉭層的拋光速度。額外的是，CMP試劑可含有含醚基的二胺化合物，其中所述化合物抑制了鉭層的拋光速度。應說明的是，CMP試劑允許不同基材層以基本相似的速度且在可控的選擇性下拋光。然而，似乎選擇性的調節是復雜的。