[發明專利]ESD保護器件和方法

有效

• 申請號: 201180006596.0
• 申請日: 2011-01-06
• 公開（公告）號: CN102714206A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: A·讓德榮;C·E·吉爾;C·洪
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L21/822;H02H9/04
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 陳華成

技術領域

本發明的實施例一般地涉及半導體器件和用于制造半導體器件的方法，并且更特別地，涉及用于集成電路和其它電路中的靜電放電（ESD）保護的半導體器件以及電子組件。

背景技術

現代集成電路（IC）和電子組件以及其中的器件存在由于靜電放電（ESD）事件而損壞的風險。這是本領域公知的。因此，跨這些器件、IC和電子電路或組件的端子提供EDS鉗位電路（電壓限制器件）是常見的。如此處使用的，術語集成電路和縮寫IC意指任意類型的電路或電子組件，不論是形成在單片襯底內的，還是作為單獨元件或其組合形成的。

附圖說明

下面將結合下列附圖描述本發明，其中類似的參考號指示類似的元件，并且其中：

圖1是一種電路或電子組件的簡化示意圖，其中靜電放電（ESD）鉗位電路被設置在輸入輸出（I/O）端子和地或IC的公共端子之間，以便保護IC內的其它器件，即，保護耦連到I/O端子的“電路核心”；

圖2是示出了圖1的ESD鉗位電路的內部組件的簡化示意圖；

圖3是典型ESD保護器件的電流對電壓的簡化圖示；

圖4示出了根據本發明的實施例、實現在半導體襯底內并且適合于在圖1-2的電路內使用的ESD鉗位晶體管的簡化橫截面視圖；

圖5示出了類似于圖4但是根據提供雙向ESD鉗位功能的本發明的另一個實施例的實現在半導體襯底內的雙極ESD鉗位電路的簡化橫截面視圖；

圖6是根據橫向基極-集電極間隔尺寸D（以微米為單位），管芯上的四種不同方位角朝向中的ESD鉗位晶體管的最高觸發電壓Vt1和相同四個方位角朝向中的最低觸發電壓Vt1之間的差（ΔVt1）_MAX（以伏為單位）的簡化圖示；

圖7-17是根據本發明的其它實施例并且示出了附加細節的圖4所示類型的ESD鉗位晶體管在制造的各個階段期間的簡化橫截面圖；以及

圖18是被放大很多并且示出了進一步細節的圖4和18的ESD晶體管內的圍繞雪崩擊穿區的區域的簡化示意橫截面表示。

具體實施方式

下列詳細描述本質上僅僅是示例性的，并且不希望限制本發明或本發明的應用和使用。另外，不希望受在前面的技術領域、背景技術或下面的具體描述中給出的任意明確或暗示的理論的約束。

為了說明的簡化和清楚起見，附圖示出了構造的一般方式，并且可能省略了公知特征和技術的描述和細節，以便避免不必要地使得本發明難以理解。另外，附圖中的元件不一定是按比例繪制的。例如，圖中的某些元件或區域的尺寸可能相對于其它元件或區域被夸大，以便幫助改進對本發明的實施例的理解。

說明書和權利要求書中的術語“第一”、“第二”、“第三”、“第四”等（如果有的話）可用于區分類似的元件，并且不必然用于描述特定的順序或時間順序。應當理解，這樣使用的術語在適當場合下是可以互換的，使得此處描述的本發明的實施例，例如，能夠以不同于此處示出或以其它方式描述的順序不同的順序操作。另外，術語“包括”、“包含”、“具有”和它們的變體旨在覆蓋非排它性的包括，從而包括一系列元素的處理、方法和物品或裝置不必然局限于這些元素，而可以包括未明確列出的或這些處理、方法和物品或裝置所固有的其它元素。此處使用的術語“耦連”定義為以電氣或非電氣方式直接或間接連接。此處使用的術語“大體”和“大體上”意味著足以在實際方式中實現所描述的目的，并且微小的不理想性（如果有的話）對于所描述的目的而言也不明顯。

此處使用的術語“半導體”旨在包括任意半導體，不論是單晶、多晶還是非晶的，并且包括Type?IV半導體、非Type?IV半導體、化合物半導體以及有機和無機半導體。另外，術語“襯底”和“半導體襯底”旨在包括單晶襯底、多晶襯底、非晶襯底、薄膜結構、分層結構，例如但不限于，絕緣體上半導體（SOI）結構、以及它們的組合。術語“半導體”被縮寫為“SC”。為了解釋方便并且不希望作為限制，此處針對硅半導體描述半導體器件和制造方法，但是本領域技術人員將理解，還可以使用其它半導體材料。另外，各種器件類型和/或摻雜SC區可被標識為N型或P型，但是這僅是為了描述方便，而不希望作為限制，并且這種標識可被以更一般的描述“第一傳導類型”或“第二相反傳導類型”代替，其中第一類型可以是N型或P型，并且第二型是P型或N型。