[實(shí)用新型]無(wú)外引腳半導(dǎo)體封裝構(gòu)造

有效

• 申請(qǐng)?zhí)枺?/td>: 201120532809.0
• 申請(qǐng)日: 2011-12-19
• 公開（公告）號(hào): CN202394949U
• 公開（公告）日: 2012-08-22
• 發(fā)明（設(shè)計(jì)）人: 黃東鴻;蔡宗岳;張效銓;賴逸少
• 申請(qǐng)（專利權(quán)）人: 日月光半導(dǎo)體制造股份有限公司
• 主分類號(hào): H01L23/495
• 分類號(hào): H01L23/495
• 代理公司: 上海翼勝專利商標(biāo)事務(wù)所(普通合伙) 31218
• 代理人: 翟羽

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種無(wú)外引腳半導(dǎo)體封裝構(gòu)造，特別是有關(guān)于一種具有扇入式接點(diǎn)(fan-in?land)的無(wú)外引腳半導(dǎo)體封裝構(gòu)造。

背景技術(shù)

現(xiàn)今，半導(dǎo)體封裝產(chǎn)業(yè)為了滿足各種高密度封裝的需求，逐漸發(fā)展出各種不同型式的封裝構(gòu)造，而這些封裝構(gòu)造通常是選用導(dǎo)線架(leadframe)或封裝基板(substrate)來(lái)做為承載芯片的載板(carrier)，其中常見使用導(dǎo)線架的封裝構(gòu)造例如為小外型封裝構(gòu)造(small?outline?package，SOP)、方型扁平封裝構(gòu)造(quad?flat?package，QFP)或四方扁平無(wú)外引腳封裝構(gòu)造(quad?flat?no-lead?package，QFN)等。

請(qǐng)參照?qǐng)D1A、1B、1C、1D及1E所示，其揭示一種現(xiàn)有四方扁平無(wú)外引腳封裝構(gòu)造(QFN)的制造流程示意圖，其主要包含一金屬板11、一芯片12、數(shù)條導(dǎo)線13及一封裝膠體14。在制造流程上，如圖1A所示，首先準(zhǔn)備一金屬板11，其是一平坦且未加工過的金屬板體。接著，如圖1B所示，對(duì)所述金屬板11的一第一表面進(jìn)行第一次半蝕刻(half-etching)作業(yè)，因而形成一芯片承座111及數(shù)個(gè)接點(diǎn)112的預(yù)設(shè)凸島狀構(gòu)形(land?profile)，其中所述數(shù)個(gè)接點(diǎn)112以單組或多組方式環(huán)繞排列在所述芯片承座111的周圍。在第一次半蝕刻作業(yè)后，如圖1C所示，將所述芯片12固定在所述芯片承座111上，且利用所述數(shù)條導(dǎo)線13進(jìn)行打線作業(yè)，以將所述芯片12上的數(shù)個(gè)接墊分別電性連接到所述數(shù)個(gè)接點(diǎn)112上。在打線作業(yè)后，如圖1D所示，利用所述封裝膠體14進(jìn)行封膠作業(yè)，以包埋保護(hù)所述芯片12、導(dǎo)線13及所述金屬板11的第一表面?zhèn)龋龇庋b膠體14僅裸露出所述金屬板11的一第二表面。在封膠作業(yè)后，如圖1E所示，對(duì)所述金屬板11的第二表面進(jìn)行第二次半蝕刻(half-etching)作業(yè)，因而使所述芯片承座111及所述接點(diǎn)112的凸島狀構(gòu)形彼此分離，因而形成一四方扁平無(wú)外引腳型的導(dǎo)線架110架構(gòu)。如此，即可完成一無(wú)外引腳半導(dǎo)體封裝構(gòu)造100的制造，其中所述接點(diǎn)112的裸露下表面即可做為輸入/輸出端子。

然而，上述無(wú)外引腳半導(dǎo)體封裝構(gòu)造100在實(shí)際上仍具有下述問題：由于所述芯片12的下方具有所述芯片承座111，因此使得所述芯片承座111這一區(qū)域無(wú)法用以布局更多數(shù)量的接點(diǎn)112。也就是，就整個(gè)無(wú)外引腳半導(dǎo)體封裝構(gòu)造100來(lái)說，所述接點(diǎn)112只能布局在所述芯片12及芯片承座111的周圍，即使所述導(dǎo)線架110不設(shè)計(jì)有所述芯片承座111，以目前的打線型QFN的導(dǎo)線架110的制造技術(shù)來(lái)看，仍無(wú)法在所述芯片12的下方區(qū)域設(shè)計(jì)出可用的接墊方案。結(jié)果，現(xiàn)有打線型QFN的導(dǎo)線架110的架構(gòu)將限制所述無(wú)外引腳半導(dǎo)體封裝構(gòu)造100無(wú)法再進(jìn)一步增加所述接腳112的數(shù)量。

故，有必要提供一種無(wú)外引腳半導(dǎo)體封裝構(gòu)造，以解決現(xiàn)有技術(shù)所存在的問題。

實(shí)用新型內(nèi)容

有鑒于此，本實(shí)用新型提供一種無(wú)外引腳半導(dǎo)體封裝構(gòu)造，以解決現(xiàn)有QFN封裝技術(shù)所存在的無(wú)法再進(jìn)一步增加接腳數(shù)量的技術(shù)問題。

本實(shí)用新型的主要目的在于提供一種無(wú)外引腳半導(dǎo)體封裝構(gòu)造，其主要通過對(duì)金屬板進(jìn)行不對(duì)稱的雙面半蝕刻加工，以定義出至少一個(gè)扇入式接點(diǎn)(fan-in?land)，其中扇入式接點(diǎn)具有一打線用接墊、一扇入延伸部及一重分布接點(diǎn)，打線用接墊可供結(jié)合導(dǎo)線，扇入延伸部是由打線用接墊水平向內(nèi)延伸到重分布接點(diǎn)處，而重分布接點(diǎn)位于一芯片區(qū)的下方，因此確實(shí)可以利用扇入式接點(diǎn)來(lái)增加QFN導(dǎo)線架的總接點(diǎn)數(shù)量、提供重新分布(re-distribution)焊墊位置的設(shè)計(jì)彈性，并能相對(duì)減少外部電路板(如主機(jī)板)設(shè)計(jì)電路布局及焊墊位置的負(fù)擔(dān)。

為達(dá)成本實(shí)用新型的前述目的，本實(shí)用新型提供一種無(wú)外引腳半導(dǎo)體封裝構(gòu)造，其中所述無(wú)外引腳半導(dǎo)體封裝構(gòu)造包含：

一芯片，具有一朝上的有源表面，且所述有源表面具有數(shù)個(gè)焊墊；

一導(dǎo)線架，具有數(shù)個(gè)第一接點(diǎn)，所述第一接點(diǎn)具有一打線用接墊、一延伸部及一重分布接點(diǎn)，其中所述打線用接墊位于所述芯片的周邊，所述延伸部形成在所述打線用接墊及重分布接點(diǎn)之間；

數(shù)條導(dǎo)線，電性連接在所述芯片的焊墊及所述第一接點(diǎn)的打線用接墊之間；以及

一封裝膠材，包覆所述打線用接墊、芯片承接墊、導(dǎo)線及芯片。

在本實(shí)用新型的一實(shí)施例中，所述重分布接點(diǎn)位于所述芯片的下方。