[實用新型]一種MODIS中頻數字信號接收機

有效

• 申請號: 201120504151.2
• 申請日: 2011-12-07
• 公開（公告）號: CN202364323U
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 韓瀟;宗鵬;孔維萍
• 申請（專利權）人: 南京航空航天大學
• 主分類號: H04N7/20
• 分類號: H04N7/20;H04N5/44
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 奚幼堅

1.一種MODIS中頻數字機，射頻前端變頻輸出的中頻信號經過QPSK數字解調、Viterbi譯碼、幀同步、解交織及RS解碼后的輸出數據到PC端或連接到后續電路，其中，QPSK數字解調及Viterbi譯碼通過DVB-S解調芯片執行，其特征在于：選用STV0299B作為數字解調芯片，它包含I、Q兩個輸入的A/D轉換器，一個多標準的BPSK和QPSK解調器和一個帶有Viterbi和RS譯碼的前向糾錯單元，射頻前端變頻輸出的I、Q兩路中頻信號分別連接解調芯片STV0299B的輸入引腳IP和QP，設置帶有復位電路的單片機MSP430F169，其P3.1管腳和P3.3管腳通過I2C總線分別連接解調芯片STV0299B的SDA和SCL引腳，晶振的輸出連接解調芯片STV0299B的XTAL_IN和XTAL_OUT引腳，在解調芯片STV0299B之后，設置可編程門陣列FPGA，選用XC3S2000芯片，它包含有數據幀同步模塊、解交織模塊和(255,223)RS解碼模塊，解調芯片STV0299B輸出端口D0-D7輸出QPSK解調和Viterbi譯碼后的8路并行數據連接FPGA的input[7:0]端口，解調芯片STV0299B的時鐘輸出CLK_OUT端口連接FPGA的時鐘clk引腳，FPGA的輸出端口output[7:0]的輸出為解碼后的MODIS裸數據。