[實用新型]小體積高分辨率CMOS圖像傳感器模組

有效

• 申請號: 201120482040.6
• 申請日: 2011-11-28
• 公開（公告）號: CN202503588U
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 趙文霖;陳杰;劉志碧;唐冕
• 申請（專利權）人: 北京思比科微電子技術股份有限公司
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/3745
• 代理公司: 北京凱特來知識產權代理有限公司 11260
• 代理人: 鄭立明;趙鎮勇

技術領域

本實用新型涉及CMOS圖像傳感器模組產品，特別涉及一種高分辨率小體積低高度的CMOS圖像傳感器模組，屬于圖像處理技術領域。

背景技術

隨著CMOS圖像傳感器產品技術發展的日新月異，高分辨率的CMOS圖像傳感器逐漸開始占領市場，顯示更高像素圖像，更清晰畫面變得輕而易舉。但隨之而來的問題是CMOS圖像傳感器的像素量級不斷提高，芯片上單位像素的尺寸也逐步接近光學極限，降低CMOS圖像傳感器芯片的體積，特別是芯片高度越來越困難。而目前CMOS圖像傳感器市場最為熱點的產品——具有攝像功能的便攜式設備對圖像傳感器芯片模組的體積越來越敏感，特別是3G應用手機、雙攝像頭手機、可視電話等等，正向著高分辨率、超薄機身的方向發展。

如圖1所示，是現有技術的CMOS圖像傳感器的結構示意圖，芯片中占據面積比例最大的是感光陣列，而根據近期的研究發現表明，CMOS圖像傳感器模組的高度與感光陣列的面積成正比。因此目前各類產品紛紛追求越來越高的CMOS圖像傳感器像素分辨率，將必然導致感光陣列面積的增大，同時增大芯片模組高度和體積，對芯片的成本和應用范圍都產生巨大的影響。

發明內容

本實用新型提供了一種降低CMOS圖像傳感器模組高度的方法及CMOS圖像傳感器模組，用于解決現有的圖像傳感器中陰感光陣列的面積增大而導致的芯片模組高度和體積也隨之增大的問題。

本實用新型的目的是通過以下技術方案實現的：

小體積高分辨率CMOS圖像傳感器模組，其特征在于，包括感光陣列、模擬電路和數字電路，所述感光陣列被劃分為兩個或者兩個以上，并且每個劃分的感光陣列設有獨立的光學成像系統，每個劃分的感光陣列的圖像數據輸出端與所述模擬電路的圖像信號輸入端連接，所述模擬電路的圖像信號輸出端與所述數字電路的圖像信號輸入端連接。

由上述本實用新型提供的技術方案可以看出，本實用新型的小體積高分辨率CMOS圖像傳感器模組，通過將芯片中的大面積高分辨率感光陣列進行切分，使之成為多個面積和分辨率相同的小分辨率感光陣列，各個感光陣列采用獨立的光學系統成像，由于圖像傳感器模組高度與感光陣列面積成正比，當高分辨率感光陣列被切分后，每一個小的感光陣列的面積均縮小，高度也隨之縮小，因此，通過這種方式，在不改變CMOS圖像傳感器模組的分辨的情況下，將模組高度減小。

附圖說明

為了更清楚地說明本實用新型實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域的普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其它附圖。

圖1為現有技術中的的現有高分辨率CMOS圖像傳感器模組結構圖；

圖2為本實用新型具體實施例一提供的CMOS圖像傳感器模組結構示意圖；

圖3為本實用新型具體實施例二提供的CMOS圖像傳感器模組結構示意圖；

圖4為本實用新型具體實施例三提供的CMOS圖像傳感器模組結構示意圖。

具體實施方式

下面結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型的保護范圍。

本具體實施方式提供了一種小體積高分辨率CMOS圖像傳感器模組，包括感光陣列、模擬電路和數字電路，所述感光陣列被劃分為兩個或者兩個以上，并且每個劃分的感光陣列設有獨立的光學成像系統，每個劃分的感光陣列的圖像數據輸出端與所述模擬電路的圖像信號輸入端連接，所述模擬電路的圖像信號輸出端與所述數字電路的圖像信號輸入端連接。

本具體實施方式提供的降低CMOS圖像傳感器模組高度的方法的基本原理是通過將芯片中的大面積高分辨率感光陣列切分成為多個面積和分辨率相同的小分辨率感光陣列，并根據圖像傳感器模組高度與感光陣列面積成正比，縮小模組高度。其可應用于3G應用手機，雙攝像頭手機，可視電話等超薄機型的攝像頭模組設計和生產中。下面通過具體的實施例對本實用新型作進一步說明。

實施例一