[實(shí)用新型]一種實(shí)測(cè)棒位顯示儀的校驗(yàn)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201120475005.1
• 申請(qǐng)日: 2011-11-25
• 公開(kāi)（公告）號(hào): CN202404938U
• 公開(kāi)（公告）日: 2012-08-29
• 發(fā)明（設(shè)計(jì)）人: 梁云川;馬權(quán);吳志強(qiáng);蔡晨;李國(guó)勇;劉明星;文毅;余海濤
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)核動(dòng)力研究設(shè)計(jì)院
• 主分類(lèi)號(hào): G21C17/06
• 分類(lèi)號(hào): G21C17/06
• 代理公司: 核工業(yè)專(zhuān)利中心 11007
• 代理人: 高尚梅

技術(shù)領(lǐng)域

本實(shí)用新型屬于校驗(yàn)裝置，具體涉及一種實(shí)測(cè)棒位顯示儀的校驗(yàn)裝置。

背景技術(shù)

反應(yīng)堆棒位指示裝置是反應(yīng)堆啟動(dòng)、運(yùn)行、停堆控制的重要監(jiān)視設(shè)備，直接影響到反應(yīng)堆運(yùn)行的可靠性和安全性，它的測(cè)量對(duì)象是反應(yīng)堆所有的控制棒驅(qū)動(dòng)機(jī)構(gòu)(CRDM)中驅(qū)動(dòng)軸的位置，對(duì)反應(yīng)堆的各種工況運(yùn)行極為重要。實(shí)測(cè)棒位顯示儀是反應(yīng)堆棒位指示裝置的重要組成部分，它接受來(lái)自實(shí)測(cè)棒位處理機(jī)箱的實(shí)測(cè)棒位信號(hào)，以光柱形式顯示每臺(tái)棒的實(shí)測(cè)位置，還可通過(guò)按下“掛棒”按鈕進(jìn)行單棒或多棒操作及失步校正。

目前對(duì)實(shí)測(cè)棒位顯示儀的校驗(yàn)都是通過(guò)手動(dòng)方式進(jìn)行，需要通過(guò)直流穩(wěn)壓電源輸入電壓到顯示儀背板上“實(shí)測(cè)出”和“掛棒”連接器，判斷顯示儀面板上對(duì)應(yīng)顯示棒組的發(fā)光二極管是否點(diǎn)亮。由于涉及到的信號(hào)很多，全部檢測(cè)完需要進(jìn)行314次操作，而且校驗(yàn)過(guò)程是人工使用萬(wàn)用表測(cè)試，通過(guò)人工判斷是否正確，不但極易出錯(cuò)，測(cè)試效率也很低。

發(fā)明內(nèi)容

本實(shí)用新型針對(duì)現(xiàn)有技術(shù)的缺陷，提供一種校驗(yàn)效率高，不易出錯(cuò)的實(shí)測(cè)棒位顯示儀的校驗(yàn)裝置。

本實(shí)用新型的技術(shù)方案是：一種實(shí)測(cè)棒位顯示儀的校驗(yàn)裝置，包括作為核心的FPGA，該FPGA內(nèi)通過(guò)編程設(shè)置了校驗(yàn)程序該FPGA設(shè)置有三路輸出，分別是清零信號(hào)輸出、數(shù)據(jù)信號(hào)輸出和時(shí)鐘信號(hào)輸出，這三路輸出都發(fā)送給接口芯片，另外FPGA的電源輸入端與VCC連接，F(xiàn)PGA的地端與GND連接，所述的接收來(lái)自FPGA的信號(hào)，并將其轉(zhuǎn)換為實(shí)測(cè)棒位顯示儀的輸入信號(hào)，接口芯片的電源輸入端與VCC連接，接口芯片的地端與GND連接。

如上所述的一種實(shí)測(cè)棒位顯示儀的校驗(yàn)裝置，其中，所述的FPGA是型號(hào)為EP3C16/55的FPGA。

如上所述的一種實(shí)測(cè)棒位顯示儀的校驗(yàn)裝置，其中，所述的接口芯片是型號(hào)為74AC164的接口芯片。

本新型的效果是：通過(guò)FPGA和接口電路對(duì)電信號(hào)的快速處理，達(dá)到快速校驗(yàn)實(shí)測(cè)棒位顯示儀中314路設(shè)備的校驗(yàn)效果。

附圖說(shuō)明

圖1是本實(shí)用新型提供的實(shí)測(cè)棒位顯示儀的校驗(yàn)裝置的原理示意圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本申請(qǐng)進(jìn)行進(jìn)一步說(shuō)明。

如附圖1所示，一種實(shí)測(cè)棒位顯示儀的校驗(yàn)裝置，包括作為核心的FPGA，該FPGA內(nèi)通過(guò)編程設(shè)置了校驗(yàn)程序。本申請(qǐng)的FPGA選用的是市場(chǎng)上銷(xiāo)售的型號(hào)為EP3C16/55的FPGA，當(dāng)然本領(lǐng)域的技術(shù)人員根據(jù)實(shí)際情況也可以選擇其它型號(hào)的FPGA，當(dāng)選用其它型號(hào)FPGA時(shí)相應(yīng)的編程內(nèi)容可能會(huì)做適應(yīng)性調(diào)整。該FPGA設(shè)置有三路輸出，分別是清零信號(hào)輸出、數(shù)據(jù)信號(hào)輸出和時(shí)鐘信號(hào)輸出，這三路輸出都發(fā)送給接口芯片。另外FPGA的電源輸入端與VCC連接，F(xiàn)PGA的地端與GND連接。所述的接口芯片選用的是市場(chǎng)上銷(xiāo)售的型號(hào)為74AC164的接口芯片，本領(lǐng)域的技術(shù)人員根據(jù)實(shí)際情況也可以選擇其它型號(hào)的接口芯片。該接口芯片接收來(lái)自FPGA的信號(hào)，并將其轉(zhuǎn)換為實(shí)測(cè)棒位顯示儀的輸入信號(hào)。當(dāng)然接口芯片的電源輸入端與VCC連接，接口芯片的地端與GND連接。

本申請(qǐng)的實(shí)測(cè)棒位顯示儀的校驗(yàn)裝置的工作過(guò)程大致如下：工作人員向FPGA發(fā)送測(cè)試指令信號(hào)，F(xiàn)PGA通過(guò)時(shí)鐘信號(hào)輸入端給接口芯片提供時(shí)鐘信號(hào)，通過(guò)數(shù)據(jù)信號(hào)輸入端給接口芯片提供輸入信號(hào)，接口芯片將FPGA的輸入信號(hào)轉(zhuǎn)換為實(shí)測(cè)棒位顯示儀的輸入信號(hào)后發(fā)送給實(shí)測(cè)棒位顯示儀。雖然實(shí)測(cè)棒位顯示儀有314路，但是通過(guò)FPGA和接口電路可以實(shí)現(xiàn)每次只選擇一路導(dǎo)通，導(dǎo)通一路的LED燈會(huì)被點(diǎn)亮，此時(shí)由于FPGA和接口芯片的運(yùn)算速率很快，每路只需要1.6微秒就可以完成導(dǎo)通，因此在接口電路能夠容納的范圍內(nèi)，從人眼觀測(cè)的角度所有LED燈似乎是都被點(diǎn)亮了，因此可以同時(shí)對(duì)很多路進(jìn)行校驗(yàn)。